Устройство для решения систем линейных алгебраических уравнений

1566367 х = Ах + Ь,где Д х и Ь 50 55 Изобретение относится к цифровойвычислительной технике и может бытьиспользовано в качестве процессора длярешения систем линейных алгебраических уравнений.Цель изобретения " повышение быстродействия устройства.На фиг. 1. представлена схема устройства для решения систем алгебраических уравнений; на фиг. 2 - схемаблока вычислений; на Фиг. 3 " диаграмма работы устройства на первых десяти тактах при п=3.Устройство содержит (2 п) блоков1, -1 , вычислений, где и - порядоксистемы линейных алгебраических урав-.нений, сумматор 2, (2 п) входов 331, коэффициентов системы линейныхалгебраических уравнений устройства,вход 4 свободных членов системы линейных алгебраических уравнений уст"ройств, блок 5 анализа, блок 6 синхронизации, элемент 7 задержки. Каждый блок 1 вычислений содержит умножитель 8, сумматор 9, с первого потретий регистры 10-12,Устройство предназначено для нахождения решения системы линейных алгебраических уравнений30- пхп матрица коэффициентов, - соответственно вектор неизвестных и вектор свободныхчленов размерности и, ввидех" = г+ у.", (2)1гдег,=,а, х (3)фу " а х+ Ь,.; (4)к - шагинерции (метод Гаусса-Зейделя).Устройство работает следующим образом.На каждом такте работы устройства в каждом блоке 1 вычислений одновременно осуществляются операция умножения значений, поступающих на первый и второй информационные входы блока 1, и операции сложения значений, поступающих на третий и четвертый ин" формационные входы блока 1. В умножи-. теле 8 осуществляется компонентное умножение вектора неизвестных на элементы матрицы А согласно (3) и (4). В сумматорах 9 в конвейерном режимеосуществляется вычисление значенийг и . Суммирование слагаемых г1и у которые вычисляются в предшествующем такте в (и)-м и п-м блоках 1соответственно, происходит в сумматоре 2 одновременно, с последующим суммированием полученных результатов согласно (2). Пример работы устройствпроиллюстрирован таблицей, приведенной на Фиг. 3.Блок 5 анализа предназначен длякомпонентной проверки точности решения системы алгебраических уравненийи выработки признака получения решения системы (1) . В нем вычисляетсяразница (х- х ". ) значений компо 1 1нент вектора неизвестных, полученныхна -й и Ь)-й итерациях, и сравнивается с заданным порогом точности. /пя одновременного поступленияна входы блока 5 анализа значенийх, и х . на первом выходе (2 и) -го1 1 сблока 2 осуществляется задержка х "на и тактов. При удовлетворении заданной точности на выходе признакаостанова устройства появляется признак получения решения и с выхода результата устройства снимаются найденные значения вектора неизвестных.Подача входных данных на входы 3 -31 7 и и вход 4 происходит периодически,где период определяется временем выполнения одной итерации процесса решения систем линейных алгебраическихуравнений,Формула и зоб рет ения Устройство для решения систем линейных алгебраических уравнений, со,"ержащее 2 п"1 б. оков вычислений-порядок системы линейных алгебра,ческих уравнений, блок анализа иблок синхронизации, причем с первогопо (2 п)"й входы коэффициентов сис" темы линейных алгебраических уравнений устройства подключены соответственно к первым информационным входам блоков вычислений с первого по (2 и)- й, где п - порядок системы линейных алгебраических уравнений, вход запуска устройства подключен к входу запуска блока синхронизации, первый вы,ход 1"го блока вычислений, где Е=.п, ,2 п, подключен к второму информационному входу (1+1)-го блока вычислений, третий информационный вход5 15 1-го блока вычислений подключен к второму выходу (В+1) -го блока вычислений, третий информационный вход (2 п)-го блока вычислений подключен к входу свободных членов системы линейных алгебраических уравнений устройства, вход значения точности решения которого подключен к первому информационному входу блока анализа, выход которого подключен к выходу признака останова устройства, выход блока синхронизации подключен к входам синхронизации блока вычислений с первого по (2 п)-й, блока анализа, о т л и ч а ю щ е е ся тем, что, с целью повышения быстродействия, оно содержит сумматор и элемент задержки, при этом четвертый информационный вход К-го блока вычислений подключен к тре тьему выходу(1+1)-го блока вычислений, первый выход -го блока вычислений, где д=2,..,п, подключен к вто рому информационному входу, (1-1)-го блока вычислений, второй и третий выходы 1"го блока вычислений, где 3=1п, подключены соответственн к третьему и четвертому информационным входам Я+1)-го блока вычислений, вторые выходы (и)-го и и-го блоков вычислений и третьи выходы (и)-го и и-го блоков вычислений подключены соответственно к информационным входам с первого по четвертый сумматора, выход которого подключен к вторым информационным входам (и)-го и и-го блоков вычислений, к второму информа 66367ционному входу блока анализа и к выходу результата устройства, шина нулевого потенциала которого подключенак третьему информационному входу, четвертому информационному входу первогоблока вычислений и четвертому информационному входу (2 п) -го блока вычислений, первый выход которого подключен к входу элемента задержки, выходкоторого подключен к третьему информационному входу блока анализа, выходблока синхронизации подключен к тактовому входу сумматора, причем каждыйблок вычисления содержит умножитель,сумматор и три регистра, при этом первый информационный вход блока вычисления подключен к первому информационному входу умножителя, второй информа- - 20 ционный вход блока вычислений подключен к второму информационному входуумножителя и к информационному входупервого регистра, выход которого под"ключен к первому выходу вычислитель ного блока, третий и Четвертый информационные входы блока вычислений о подключены к первому и второму инфор"мационным входам сумматора, выходысумматора и умножителя подключены Зо соответственно к информационным входам второго и третьего регистров, выходы которых подключены соответственно к второму и третьему выходам блока вычислений, вход синхронизации которого подключен к входам записичтения регистров с первого по третий.156 Ь 367 Составитель В. СмирновРедактор В. Петращ Техред И, Дидык Корре Иаксимишинец За к роиэводственно-издательский комбинат "Патент", г, Ужгород Гагарина, 1 ) 223 Тираж 56 Подписное Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб д, 4/5