Матричный накопитель для оперативного запоминающего устройства

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИ ХРЕСПУ БЛИН П 9) (1 50648/4 г "о "чн;1 ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТ исэлектроникепользованияЦелью изобре иствах. нижение вленная М ЗЗ потребляемои цель достига иационныи институтидзе по копи в матричноэпитаксиалобластями го слоя 2 р-ти +-типа и вторыми стями 12 канав сти 13 р+-типа 8. ыми поверхмированы об Элемен схем, -ичем е овая подложка дниковые слои полупроводниквые полупров выполн одимостислои 9 ала р -типа про+проводниковыематериала и-ти ны из мат вторые п про выполнены идимости. 4 фиг. 1 ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМРИ ПНТ СССР(57) Иэобр Н.А., Наумов Ю.Е. ьших интегральных связь, 1986, е свидетельство С кл, С 11 С 11/40, НЫЙ НАКОПИТЕЛЬ ДЛ ОМИ НАШЕГО УСТРОЙ тение относится к СР1986. ОПЕРАТВАмикропредназначено цифровых устр ения является мощности. Пост тся за счет то о, что ерхност а междубокок сфор150648 10 разом,50Подложка и эпитаксцальный слой соединяются с нулевой шиной. Информация в запоминающем элементе хранится в виде напряжения на запоминающих конденсаторах, образованных соответственно слоями 6, 7, 8 и 7, 5, 2, 1, Области 1 и 3 п -типа в каждом зацо+минающем элементе вместе с расположенной между ними областью р-типа Изобретение относится к микроэлектронике и предназначено для использования в цифровых устройствах.Цель изобретения - уменьшение5потребляемой мощности,На фиг, 1 представлен матричныйнакопитель, поперечный разрез структуры. в направлении строки, нафиг, 2 - разрез А-А на фиг1; нафиг3 - разрез Б-Б на фиг, 1; нафиг, 4 - эквивалентная схема запоминающего элемента матричного накопителя,Матричный накопитель содержит полупроводниковую, например, кремни+евую подложку 1 и -типа и эпитаксиальный слой 2 р-типа, у поверхности+которого содержатся области 3 п -типа, являющиеся шинами столбцов, 20В эпитаксиальном слое 2 выполненыканавки глубиной не менее толщиныслоя 2, первые боковые поверхности 4которых граничат с областями 3, Наповерхностях канавок и эпитаксиального слоя 2 нанесены последовательно первые слои 5 диэлектрика и металлические электроды 6, являющиесяцинам 1 с.-.рок. Между металлическимизлектрода 1 к 6 и первой б.ковой поверхностью 4 каждой канавки содержатся первые полупроводниковые слоиI и -тш:а, отделенные от металлических электродов 6 вторыми слоями 8диэлектрика (например, двуокиси кремни), Между поверхностью эпитаксиального слоя 2 ч металлическими электродамц 6 расположены изолированныеот них слоями 5 вторые полупроводниковые слои 9 п-типа, образующие омиче кие контакты 10 с первыми полупроводниковыми слоями 7 и омические контакты 1 1 с областями 3 и+-типа. У поверхности эпитаксиального слоя междуобластямц 3 и в ти и вторыми боковыми поверхностями 12 канавок сформированы области 14 р+-типа.Накопитель работает следующим об 2 4(частью эпитаксиального слоя) и первым полупроводниковым слоем 7 образуют МДП-транзистор с индуцированнымканалом и-типа. Слои 7, 9, 3 и 6 образуют соответственно исток канал,сток и затвор второго МДП-транзисто"ра со встроенным каналом и-типа,Слой 13 р -типа предотвращает возникновение параэитной связи междуп-областью 3 и подложкой 1 вдольповерхности подложки и второй боковой поверхности 12 канавки.Таким образом, запоминающий элемент имеет эквивалентную схему(фиг, 4), На схеме обозначено; 14 -запоминающий конденсатор, образованный слоями 6, 8, 7; 15 - запоминающий конденсатор, образованный слоями 7, 5, 2, 1; 16 - шина строки,17 - шина столбца, 18 - 1 ЩП-транзистор со встроенным каналом п-типа,образованный слоями 7, 9, 3 и 6 ипредназначенный для записи информации, 19 - МДП-транзистор 6 с индуцированным каналом п-типа, образованный слоями 1, 2, 3, 7 ц предназначенный для считывания,В режиме записи на шину 17 столбца подается либо низкое напряжениелогического "0" (Б = О), либо положительное напряжение логической 1(П ), а на шину 16 выбранной строки - положительное или нулевое напряжение Н апП Потсгде П, -модуль напряжения отсечки транзистора 18. На невыбранных шинах строкнапряжение отрицательно. В выбранном запоминающем элементе транзистор 18 отпирается и в запоминающемузле С (фиг, 4) устанавливается напряжение 0 или Б , По окончании записи и при переходе в режим храненияна шине 16 строки скачкообразно устанавливается отрицательное напряжение Б. В точке С (фиг. 4) напряжени,. становится равным Нсс = в лапПккр)С 14./(С,+ С ) в случае хранения логического "0" или Цс, = 13(Б ап Н р)С /(С+ С 5) в случае хранения логической "1", где С 1,С - емкости конденсаторов 14 и 15,Транзистор 18 запирается, для чегодостаточно -13+ Нс,11 . Транзистор 19 также закрыт, для этогонеобходимо 1 Лс ( Нп где Ппс - по 1роговое напряжение При считываниина шинах 17 столбцов предварительноустанавливают положительное напряже15064 5ние (например, П ), которое по окончании импульса установки поддерживается емкостью шины, Затем повышают напряжение на шине 16 выбранной стро 5 ки до величины, промежуточной между -Ор и Б., например, до З.сц = = ц.о 05(П,- ц р ). В результате в точке С напряжение становится равйымили 10 При этом транзистор 18 ос гается закрытым, если выполнить условие-ц, + УсоУо, . Транзистор 19 вслучае считывания логического 0" должен быть закрыт Ю, ( "пор )тогда напряжение на шине 17 столбцаостается неизменным, При считываниилогической "1" УУд , транзистор 19 отпирается и напряжение нашине 17 понижаегся, что воспринимается усилителем считывания, подключенным к шине15 20 25 Формула изобретения 30Матричный накопитель для оперативного запоминающего устройства, содержащий полупроводниковую подложку с расположенным на ней эпи гаксиальным слоем р-типа, в приповерхностном слое которого расположены области 82и+-типа, образующие шины столбцов матричного накопителя, в эпитаксиальном слое р-типа выполнены канавки, глубина которых перекрывает толщину эпитаксиального слоя р-типа, первые боковые поверхности канавок граничат с областями и -типа, на поверхностях+канавок и эпитаксиального слоя р-типа нанесены последовательно первые слои диэлек грика и мегаллические электроды, образующие шины строк матричного накопителя, между металлическими электродами и первой боковой поверхностью каждой канавки расположены первые полупроводниковые слои, отделенные от металлических элек гродов вторыми слоями диэлектрика, между поверхностью эпитаксиального слоя р-типа и металлическими элекгродами расположены изолированные от них вторые полупроводниковые слои, образунюцие контакты с первыми полупроводниковыми слоями, о т л и ч а ю щ и й-, с я тем, что, с целью уменьшения потребляемой мощности, в матричвом накопителе у поверхности эпитаксиального слоя р-типа между областями пф-типа и вторьпк боковыми поверхнос- тями канавок сформированы области рф-типа, причем полупроводниковая подложка и первые полупроводниковые+слои выполнены из материала и -типа проводимости, а вторые полупроводниковые слои выполнены из материалап-типа проводимости.1506482 оставитель Л. Лмусьева ехрел А.Кравчук Корр ек Кравцова Редак аж 55 Т СССР мбииат "Патент", г. Ужгород, ул. Гаг арина, 1 Производственно-издательс Заказ 5443/52ВНИИПИ Государственног113035 ета по изоб а, Ж, Ра Подписноетениям и открытиям при Гская наб., д. 4/5