Устройство для вычисления полинома -й степени

(54) УСТРОЙ НОМА и-Й СТ (57) Изобре вычислитель применено в ВЫЧИСЛЕНИЯ ПОЛ ТВ ПЕ тносится к облас ники и может быт ализированных выениеой те спе ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР 275574/24-241.07,877.03.89. Бюлреванский поим. К.Маркс.Ж.Цатрян и81.325(088.8Авторское сви97, кл. С Оборское свиде115, кл. С 0 числителях. Целью изобретения являет-ся упро:цение устройства. Устройство содержит элементы И 1 первой группы, элементы И 2 второй группы, элементы ИЛИ 3 группы, первый 4 и второй 5 блоки памяти, регистр б, первый элемент ИЛИ 7, элементы И 8, третьей группы, первый сумматор 9,счетчик 10 дешиФратор 11,третий блок 12 памяти, комм,татор 13, второй сумматор 14, элементь: И 15 четвертой группы, элементы задержки 16-20 соответственно с первого по пятый, второй э:,емент ИЛИ 21, Устройство функционирует. вычисляя поливом и-й степени нэ основе формулы Горнера. аил1464156 Изобретение относится к вычислительной технике и может быть применено в специализированных вычислителях.Ф 5Цель изобретения - упрощение устройства.На чертеже представлена функциональная схема предлагаемого устройства,Устройство содержит элементы И 1.первой гиуппы, элементы И 2 второйгруппы, элементы ИЛИ 3 группы, первый блок 4 памяти, второй блок 5памяти, регистр 6, первый элементИЛИ 7, элементы И 8 третьей группы,первый сумматор 9, счетчик 10, дешифратор 11, третий блок 12 памяти,коммутатор 13, второй сумматор 14,элементы И 15 четвертой группы,элементы 16-20 задержки соответственнос первого по пятый и второй элементИЛИ 21.Устройство функционирует следующим образом. 25Вычисление полинома реализуетсяпо следующему алгоритму: 10 дачу значения А с выходов первого 30 сумматора 9 на адресные входы перво(1 о 8ао + 1 оИ а х ) + 35 где и - степень многочлена;х - аргумент многочлена;а (ш = Ои) - действительные коэффициенты.Сигнал Пуск" подается на вторые входы элементов И 1 первой группы и разрешает прием коэффициента а, с входом устройства через элементы И 1 и элементы ИЛИ 3 группы на адресные входы первого блока 4 памяти. Затем по значению а, из первого блока 4 памяти выбирается значение логарифма 1 од 2 аь и посылается на входы первого слагаемого второго сумматора 14 Одновременно с этим по значению х из второго блока 5 памяти логарифма выбирается значение логарифма 1 оя х и подается в регистр 6. Сигнал "Пуск", пройдя через первый элемент ИЛИ 7, подается также на первые входы элементов И 2 второй группы и разрешает передачу значения 1 оя х из регистра 6 40 о -1Р(х) =ах +а,х+ а ) + 1 оД 2+.+ ал)э через элементы И 8 на входы второго слагаемого сумматора 14, в котором вычисляется сумма (1 о а + + 1 ор 2 х). После этого по полученной сумме из третьего блока 12 памяти выбирается значение экспоненты ехр 2 (1 о 82 ао + 1 оя х) и посылается на входы второго слагаемого сумматора 9. Одновременно с этим значение степени и после задержки в третьем элементе 18 задержки с входа степени устройства подается в счетчик 10. В соответствии этому значению, счетчика 10 на и-м выходе дешифратора 11 формируется сигнал, который подается на управляющие входы коммутатора 13, разрешает передачу коэффициента а, на входы первого слагаемого первого суммато" ра 9, в котором вычисляется сумма А = ехр 2 (1 оя а + 1 оя х) + а, .Затем сигнал с и-го выхода дешиф,ратора 11, пройдя через второй элемент ИЛИ 21, после задержки в четвертом элементе 19 задержки подается на вторые входы элементов И 15четвертой группы и разрешает перего блока 4 памяти, откуда выбирается значение логарифма 1 оя А и посы 2 лается на входы первого слагаемоговторого сумматора 14. Одновременнос этим сигнал с и-го выхода дешифратора 11, пройдя через второй элемент ИЛИ 21, и после задержки напервом элементе 16 задержки, пройдячерез первый элемент ИЛИ 7, подается также на вторые входы элементов И 2 второй группы и разрешает передачу значения 1 оя х из .регистра 62на входы второго слагаемого второгосумматора 14. Во втором сумматоре 14вычисляется сумма, соответственнокоторой из третьего блока 12 памятивыбирается значение экспонентыехр 2(1 од 2 А + 1 оя х) и посылается навходы второго слагаемого первогосумматора 9. Сигнал с и-го выхода дешифратора 11, пройдя через второй .элемент ИЛИ 2 1, после задержки в пятом элементе 20 задержки подается также на вход вычитания единицы счетчика 10 и в нем получаетсязначение (и), соответственно кото-. рому на (и)-м выходе дешифратора 11 формируется сигнал, Этот сигнал подается на управляющие входы коммутатора 13 и разрешает передачукоэффициента а на входы первого слагаемого первого сумматора 9, в котором вычисляется сумма В = ехр-(1 о А + 1 од х) + а . После этого сигнал с (и)-го выхода дешифратора 11 после задержки на первом элементе 19 задержки подается на вторые входы элементов И 15 четвертой группы и разрешает передачу значения В с выходом первого сумматора 9 на адресные входы первого блока 4 памяти. По значению В из первого блока 4 выбирается значение логарифма 1 оргВ и посылается на входы первого слагаемого второго сумматора 14. Одновременно с этим сигнал с (и)-го выхода дешифратора 11 подается также на вторые входы элементов И 2 второй группы и разрешает передачу значения 1 о х из регистра 6 на входы второго слагаемого второго сумматора 14, в котором вычисляется сумма (1 оягВ + + 1 оя х), соответственно которой изгтретьего блока 12 памяти выбирается значение экспоненты ехрг(1 од В + + 1 оя х) и посылается на входы вто- .грого слагаемого первого сумматора 9.Сигнал с (и)-го выхода дешифратора 11 подается также на вход вычитания единицы счетчика 10 и в нем получается значение (и), соответ- . ственно которому на (и) выходе дешифратора 11 формируется сигнал, Далее повторяется процесс, аналогичный описанному, пока в счетчике 10 не получается единица. При этом значении счетчика 10 на первом выходе дешифратора 11 формируется сигнал, который подается на управляющий вход коммутатора 13 и разрешает передачу коэффициента а на входы первого слагаемого первого сумматора 14, в котором вычисляется сумма Р(х)(ехр (1 од В + 1 огх) а), т.е. вычисляется многочлен. Этот же сигнал с первого выхода дешифратора 11 после задержки подается на вход вычитания единицы счетчика 10 и в результате вычитания единицы в счетчике 10 получается "0", Этому значению счетчика 10 соответствует сигнал на нулевом выходе дешифратора 11, который подается на управляющие входы коммутатора 13 и разрешает передачу содержимого Р(х) на входы устройства. Формула изобретения Устройство для вычисления полинома и-й степени, содержащее два блока памяти, два сумматора, счетчик,дешифратор, коммутатор, регистр ипервый элемент задержки, причем выход счетчика соединен с входом дешиф ратора, выходы с первого по и-й дешифратора соединены с управляющимивходами коммутатора, выходы которогосоединены с входами первого слагаемого первого сумматора, о т л и ч а - 15 ю щ е е с я тем, что, с целью упрощения, устройство содержит третийблок памяти, четыре группы элементовИ, группу элементов ИЛИ, элемент ИЛИ,пять элементов задержки, причем , 20 входы старшего коэффициента полинома устройства соединены с первымивходами элементов И первой группы,выходы которых соединены с первымивходами элементов ИЛИ группы, выходы 25 которых соединены с адресными входами первого блока памяти, выходы которого соединены с входами первого слагаемого второго сумматора, входы второго,слагаемого которого соединены с выхода,ми элементов И второй группы, первые входы которых соединены с выходами регистра, информационные входы которого,соединены с выходами второго блокапамяти, адресные входы которого соединены с входом аргумента устрой ства, вход запуска которого соединен с вторыми входами элементов Ипервой группы, и с первым входомпервого элемента ИЛИ, выход которого соединен с вторыми входами элементов И второй группы, второй входпервого элемента ИЛИ соединен черезпервый элемент задержки с выходомвторого элемента ИЛИ, входы которого соединены с выходами соответственно с первого по и-й дешифратора,первый выход дешифратора через второй элемент задержки соединен с вычитающим входом счетчика, вход записи которого соединен через треал50 тийэлемент задержки с входом показателя полинома и устройства, выходпризнака нулевого состояния дешифратора соединен с первыми входами,элементов И третьей группы, выходы 55 которых соединены с выходом результата устройства, вторые входы элемен,тов И третьей группы соединены спервыми входами элементов И четверСоставитель С.КуликовРедактор Н.Яцола Техред Л.Олийнык Корректор В,Романенко Заказ 825/51 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035 Москва,. Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент" г.ужгород, ул. Гагарина,101 5 1464 той группы, выходы которых соединены с вторыми входами элементов ИЛИ группы, вторые входы элементов И четвертой группы соединены через четвертый элемент задержки с входами пер 5 вого и пятого элементов задержки и выходом второго элемента ИЛИ, выход пятогоэлемента задержки соединен с вычитающим входом счетчика, выходы второго сумматора соединены с адресными входами третьего блока памяти, выходы которого соединены с вхо" дами второго слагаемого первого сумматора, входы младших коэффициентов полинома соединены с соответствующими информационными входамИ коммутатора.