Преобразователь фазового сдвига в цифровой код

(53) 621.31 (56 ) 1. Виш механически .ры, М,-Л, с; 95,(СД ФфЮ эле-,ОСУДАРСТВЕКНЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ,77 (0888) .нчук ИМ. и др. Электрои электронные Фазомет"осэнергоиздат, 1962. 2. Авторское свидетельстйо СССР Р 779906, кл, б 01 Ц 25/00, 23.10,7854)(57) ПРЕОБРАЗОВАТЕЛЬ ФАЗОВОГОВИГА В ЦИФРОВОИ КОД, содержащий регистр выходного кода, а такжесоединенные последовательно квантую" щий генератор, первый делитель частоты, однополюсный преобразовательчастоты, перемножитель, Фильтр, Формирователь, элементы совладения, при этом вторые входы перемножителя и однополюсного преобразователя частоты соединены с соответствующими входами устройства, а выход одногоиз элементов совпадения соединен с входом регистра выходного кода, о т л и ч а ю щ и й с я тем, что, с целью повышения точности преобразования среднего значения фазового сдвига сигналов в цифровой код путем усреднения значений фазового сдвига и исключения погрешности от разрыва фазовой характеристики, в него введены первый и второй элементы ИЛИ, инвертор, первый и второй триггеры, реверсивный счетчик, второй делитель частоты, накапливаю" .щий сумматор и коммутатор, рричем выход формирователя соединен с входом второго делителя частоты, первйм зходом второго элемента ИЛИ и пер.ыми входами первого и второго Ментов И, вторые входы которых подключены соответственно к второму и третьему выходам, первого делителя частоты, выход первого элемента И соединен с входом установки в 11 первого триггера, вход установки в 0 которого подключен к выходу . пятого элемента И, к управляющему входу регистра выходного кода и к входам установки в е 10 ф реверсивного счетчика, накапливающего сумматора и второго делителя частоты, выход второго элемента И соединен с суммирующим входом реверсивного счетчика, вычитающий вход которого подключен к выходу четвертого элемента И и к второму входу второго элемента ИЛИ, выход которого собди" нен с управляющим входом накапливаю" щего сумматора, выходы разрядов, реверсивного счетчика подклн)чены к входам первого элемента ИЛИ, выход которого соединен с первым входом третьего элемента И, и с входом установки в 0 второго триггера, выход первого триггера подключен к второму входу третьего элемента И, выход которого соединен с первым входом четвертого элемента И, и через инвертор с первым входом пятого элемента И, выход квантующего генератора подключен к второму входу четвертого элемента И, третий вхОд "которого соединен с вйходом второготриггера и управляющим входом коммутатора, выход второго делителя час тоты подключен к второму входу пртого элемента И и к счетному входу второго триггера, сигнальные входы регистра выходного кода соединены с выходами накапливающего сумматора, входы которого иодключены к выходам коммутатора, первые входы коммутатора соединены с выходами всем разрядов первого делителя частоты а вторые входы - с входом установки кодачисла 2 ЯИзобретение относится к измерительной технике и может быть использовано для измерения фазового сдви"га непрерывных и радиоимпульсныхквазисинусоидальных сигналов,Известен преобразователь фазовыхсдвигов в цифровой код на основетриггерных схем и схем с элементами перекрытия (элементами совпадений)с промежуточным преобразованием фазового сдвига во временной интервали последующим времяимпульсным кодированием 1 .Недостатками триггерных преобразователей и преобразователей сэлементами перекрытия являются наличие мертвых зон и значительных погрешностей, обусловленных уходомнулевой линии усилителей-ограничителей при формировании временного ин-,тервала, пропорционального фазовому 20сдвигу, а также погрешности из-занелинейних искажений входных напряжений.Наиболее близким к изобретениюпо технической сущности является 25устройство по способу преобразованияфазового сдвига в цифровой код, содержащее регистр выходного кода, атакже соединенные последовательноквантующий генератор, делитель частоты, однополюсный преобразовательчастоты, перемножитель, фильтр, формирователь элементы совпадений, приэтом вторые входы однополюсногопреобразователя частоты и перемножителя соединены с соответствующимивходами устройства, выходы разрядовделителя частоты соединены с сигнальными входами элементов совпадений,выходы которых подключены к входамрегистра выходного кода 2 . 40Недостатком устройства являетсянедостаточно высокая точность преобразования фазового сдвига в цифровой код. Это объясняется тем, чтосодержащиеся во входных сигналахшумы, а также собственные аппаратурные шумы преобразователя смещаютмоменты перехода входного сигналаформирователя через нулевое значение и приводят к значительным погрешностям преобразования. Цель изобретения - повышениеточности преобразования среднегозначения фазового сдвига сигналовв цифровой код путем усреднения значений фазового сдвига и исключенияпогрешности от разрыва фазовой характеристики,поставленная цель достигается тем,что в преобразователь фазового сдви- Юга в цифровой код, содержащий регистрвыходного кода, а также соединенныепоследовательно квантующий генератор,первый делитель частоты, однополюсный преобразователь частоты, перемножитель, фильтр, формирователь, элементы совпадения, при этом вторыевходы перемножителя и однополюсногопреобразователя частоты соединены ссоответствующими входами устройства,а выход одного из элементов совпадения соединен с входом регистра выходного кода, введены первый и второйэлементы ИЛИ, инвертор, первый и второй триггеры, реверсивный счетчик,второй делитель частоты, накапливающий сумматор и коммутатор, причем выход формирователя соединенс входом второго делителя частоты,первым входом второго элемента ИЛИи первыми входами первого и второгоэлемента И, вторые входы которыхподключены соответственно к второмуи третьему выходам первого делителячастоты, выход первого элемента И соединен с входом установки в ф 1 фпервого триггера, вход установкив Оф которого подключен к выходу пятого элемента И, к управляющему .входу регистра выходного кода и к входам установки в О реверсивного счетчика, накапливающего сумматора и второго делителя частоты, выход второго элемента И соединен с суммирующим входом реверсивного счетчика, вычитающий вход которого подключен к выходу четвертого элемента И и к второму входу второго элемента ИЛИ, выход которого соединен с управляющим входом накапливающего сумматора, выходы Разрядов реверсивного счетчика подключены к входам первого элемента ИЛИ, выход которого соединен с первым входом третьего элемента И и с входом установки в 0 ф второго триггера, выход первого триггера подкпючен к второму входу третьего элемента И, выход которого соединен с первым входом четвертого элемента И, и через инвертор с первым входом пятого элемента И, выход квантующего генератора подключен к второму входу четвертого элемента И, третий вход которого соединен с выходом второготриггера и управляющим входом коммутатора, выход второго делителя частоты подключен к второму входу пятого элемента И и к счетному входу второго триггера, сигнальные входы регистра выходного кода соединены с выходами накапливающего сумматора, входы которого подключены к выходам коммутатора, первые входы коммутатора соединены с выходами всех разрядов первого делителя частоты, а вторые входы - с входом установки кода чис.ла 2 п.На чертеже приведена структурная сХема предлагаемого преобразователя.Устройство содержит первый триггер 1, реверсивный счетчик 2, пере- множитель 3, однополюсный преобразователь 4 частоты, первый зле+ . мент ИЛИ 5, фильтр бтретий элемент И 7, формирователь 8, инвертор 9, четвертый элемент Й 10, второй делитель 11 частоты, пятый элемент И 12, второй элемент ИЛИ 13,второй триггер 14, регистр 15 выходного кода, накапливающий сумматор 16, коммутатор 17, первый делитель 18 .частоты, первый элемент И 19, второй эяемент И 20, квантующий генера тор 21, причем выход квантующего генератод 21 соединен с вторым входом четвертогоо элемента И и с входом первого делителя 18 частоты, выходы всех разрядов которого соедине ны с первыми входами коммутатора 17, а выход старшего разряда подключен к первому входу однополюсного преобразователя 4 частоты, второй вход которого соадинен с первым входом 2 О устройства, а выход - с первым входом перемножителя 3, второй вход устройства соединен с вторым входом перемножителя 3, выход которого подключен к входу фильтра б, выход фильтра б соединен с входом формирователя 8, выход которого подключен к первому входу второго элемента ИЛИ 13, к первым входам первого и второго элементов. 19 и 20 И и к входу второго делителя 11 частоты, выход второго делителя 11 частоты соединен с вторым входом пятого элемента И 12 и счетным входом второго триггера 14, выход которого подключен к управляющему входу коммутатора 17 и третьему входу четвертого элемента И 10, второй и третий выходы первого делителя 18 частоты соединены соответственно с вторющ входами первого и второго элементов И 1940 и 20, выход первого элемента И 19 подключен к входу установки в 1 ф первого триггера 1, выход которого соединен с вторым входом третьего элемента И 7, выход второго элемен та И 20 подключен к суммирующему входу реверсивного счетчика 2, выходы разрядов которого соединены с входами первого элемента ИЛИ 5, выход .первого элемента ИЛИ 5 подключен к первому входу третьего элемента И 7, выход которого соединен с входом установки в фОф второго триггера 14 с первым входом четвертого элемен-. та И 10 и через инвертор 9 с первым входом пятого элемента И 12, выход пятого элемента И 12 подключен к управляющему входу регистра 15 выходного кода и к входам установки в ф 01 ф реверсивного счетчика 2 первого триггера 1, накапливающего сумматора 16 и второго делителя 11 частоты, выход четвертого элемента И соединен с вычитающим входом реверсивного счетчика 2 и вторым входом второго элеменеа ИЛИ 13, выход которого подключен 5 к входу суммирования накапливающего сумматора 16, сигнальные входы регистра 15 выходного кода соединены с выходами накапливающего сумматора 16, входы которого подключены к выходам коммутатора 17, а вторые входы - с входом установки кода числа 29.Устройство работает следующим образом.На выходе старшего разряда первого делителя 18 частоты, заполняемого импульсами квантующего генератора 21, образуется меандр, напряжение первой гармоники которого можно записать в видеО-О,ь я 1,я: -где и в .частота выходного сигналаквантующего генератора;К - коэффициент деления первогоделителя частоты.Полученный меандр поступает на одинвход однополюсного преобразователя 4частоты, на другой вход которогоподается входной сигнал устройстваят"ДНа выходе однополюсного преобразова-.теля 4 частоты формируется сигналсуммарной частотыО =0, ып(,ыЯИ,поступающий на один вход перемножителя 3, на другой вход которого подается второй входной сигнал устройстваО= Оьп яВфсД.Из выходного сигнала перемножителя 3с помощью фильтра 6 выделяется сигналразностной частотыТаким обра 5 ом, выходное напряжение фильтра 6 сдвинуто по фазе относительно первой гармоники выходного напряжения старшего разряда первого делителя 18 частоты на угол, равный преобразуемому фазовому сдвигу, Поэтому в момент равенства нулю фазы выходного сигнала фильтра 6 значение кода первого делителя 18 частоты соответствует преобразуемому фазовому сдвигу.Формирователь 8 производит короткие импульсы в моменты перехода вымодного сигнала фильтра 6 через нуле" вое значение, например, из области отрицательных значений в область положительных. Сформированные короткие импульсы проходят через второй элемент ИЛИ 13 на управляющий вход,накапливающего сумматора 16, который при этом осуществляет суммирование1 поступающих на его входы через ком 105607310 мутатор 17 значений выходного кодапервого делителя 18 частоты.Если в момент появления короткихимпульсов хотя бы одно из усредняе-мых значейий кода делителя 18 часто-,ты окажется большим ЗЯ/2, то на втором выходе делителя 18 частоты обра"зуется потенциал, разрешающий прохождение с выхода Формирователя 8через первый элемент И 19 короткогоипульса, который устанавливает вединичное состояние первый триггер 1, При этом на втором входетретьего элемента И 7 устанавливается потенциал логической единицы.если в момент появления на вы" 15ходе Формирователя 8 короткого импульса значение кода делителя 18частоты окажется меньше Ф/2, то натретьем выходе делителя 18 частотыобразуется потенциал, разрешающий 2 Опрохождение через второй эле"мент И 20 короткого импульса на суммирующий вход реверсивного счетчика 2, Таким образом, реверсивныйсчетчик 2 подсчитывает число усредняемых значений фазовых сдвигов, меньших Я/2. При этом наличие среди усредняемых значений хотя бы одногозначения фазового сдвига, меньшего/2, приводит к появлению на выходепервого элемента ИЛИ 5 и, соответст"венно, на первом входе третьегоэлемента И 7 потенциал логическойединицы, Если все значения Фазовыхсдвигов 29)с в " или ЗЯ/2 ,0, т.е.все значения преобразуемых фазовых 35сдвигов лежат с одной стороны разрыва Фазовой характеристики (О или23), то на одном из входов третье"го элемента И 7 имеется потенциаллогического нуля и потенциал логичесОкого нуля на его выходе приводит кпоявлению разрешающего потенциала напервом входе пятого элемента И 12,а также удерживает второй триггер 14 в нулевом состоянии. 45При этом выходной сигнал второготриггера 14 удерживает коммутатор 17 в состоянии, при котором наего выходы подается информация сего первых входов, т.е. с выходовразрядов делителя 18 частоты. Припоявлении уровня логической единицы на выходе второго делителя 11частоты происходит совпадение уровней логической единицы на входахпятого элемента И 12 и сигнал логической единицы с его выхода производит перепись в регистр 15 выходного кода результата суммированиянакапривающего сумматора 16 и установку в нулевое состояние накапли- бОвающего сумматора 16, второго дели"теля 11 частоты, первого триггера 1и реверсйвного. счетчика 2,Если из И усредняемых значений,Фазовых сдвигов Фс п значений ока- б 5 жутся меньше Ф /2 и хотя бы одноиззначений больше ЗС/2, т,е. значения преобразуемых Фазовых сдвиговлежат по обе стороны разрыва Фазо-вой характеристики, то в реверсивном счетчике 2 записано число т,на входах третьего элемента И 7происходит совпадение уровней логической единицы и "игнал логической единицы с его выходом разрешает прохождение импульсов через чет"вертый элемент И 10, блокирует про"хождение сигнала переписи в регистр 15 выходного кода и разрешаетопрокидывание второго триггера 14.Выходной сигнал второго делителя 11частоты опрокидывает второй триггер 14, выходной сигнал которогоразрешает прохождение импульсов квантующего генератора через четвертуюсхему И, а также подключает выходыкоммутатора 21 к его вторым входам,на которых жестко установлен код,соответствующий 2 н.Импульсы с выхода четвертого элемента И 10 поступают на вычитающийвход реверсивного счетчика 2 и черезвторой элемент ИЛИ 13 на управляющийвход накапливающего сумматора 16.При прохождении Иимпульсов реверсивный счетчик 2 устанавливается в нулевое состояние, а накапливающийсумматор 16 к имевшемуся неоткорректированному результату Ф раз прибавит число 2 и. После установления реверсивного счетчика 2 в нулевое состояние на выходе первого элемента ИЛИ 5, следовательно, на выходетретьего элемента И 7 установитсяпотенциал логического нуля, что приводит к опрокидыванию второго триггера 14, запрету прохождения импуль"сов через четвертый элемент И 10 исовпадению уровней логической единицы на входе пятого элемента И 12.При этом на выходе пятого элемента И 12 формируется уровень логической единицы, производящий перепись врегистр 15 выходного кода откорректи"рованного кода среднего значенияФазового сдвига, а также установку внулевое состояние реверсивного счетчика 2, первого триггера 1, накапливающего сумматора 16 и второго делителя 11 частоты. На этом заканчивается цикл преобразования,лКоэффициент деления кд второго де-лителя 11 частоты выбирают иэ условия требуемого количества усред"няемых значений преобразуемых фазовых сдвигов. Емкость М накапливающего сумматора 16 выбирают соответствующейН . 2кд.Результат преобразования получаютиз значения, переписываемого в ре1056073 10 ИИПИ Эакаэ 9294/37 Тираж 710 Подписное ППП "Патен жгород,ул,Проектная,4 гистр 15 выходного кода, после переноса запятой влево на число разрядов, равное числу разрядов второго делителя 11 частоты, что эквивалентно делению результата суммирования значений фазовых сдвигов на число ку.Эффективность описанной коррекции при усреднении значений фазовых сдвигов можно пояснить следующим примером. Пусть из десяти усредняемых значений фазовых сдвигов, имеющих некоторый 10 разброс вследствие влияния шумов, четыре окажутся равными 359 270 ф, а шесть - 1 фс 90 ф. Прн этом неоткорректированное среднее арифметическое значение равно 35359 о 4+1 6Чср- . - 144.2 О.10Результат измерения предлагаемым устройством равен359 о 4+ 1 о 6+360, 6 20Яау . - 360,2:0 р 2 ф,гак как емкость накапливающего сумматора В 360к, а к:10. В пред лоаенном примере устройством устраняется составляющая. погрешности, равнаяо . о4-0,2 е 144,2 144 Таким образом, в устройстве в 1 Я=эультате усреднения к значенийпреобразуемых Фазовых сдвигов в Гкдраэ уменьшается случайная составляющая погрешности,. обусловленная шумами, приводящими к раэбросу значенийусредняемых фазовых сдвигов, непревышающих /2, При этом благодаряпредлагаемой коррекции результатапреобразования устраняется погрешность преобразования, обусловленнаяразрывностью фазовой характеристики,Предлагаемое устройство не имеет .зон неустойчивой работы (мертвыхэон), а также имеет высокое быстродействие, определяемое коэффициентомделения второго делителя 11 частоты,Благодаря использованию двойногопреобразования частоты и фильтрациивыходного сигнала перемножителя 3,имеющего фиксированное значение частоты, в преобразователе Фазовогосдвига в цифровой код исключена погрешность от нелинейных искажений.Пре бразователь Фазового сдвига вцифровой код может быть использованв радиолокации, радионавигаций, деФектоскопии, при исследовании фазовых характеристик четырехполюсникови в других областях,