Преобразователь кода в код

) 01)4 Н 03 М 7 00 РЕТЕНИЯТВУ И, Данилов,бяков тво СССРО, 1984,о СССРО, 1984. я к вычисбыть исдля обраГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС по делАм изОБРетений и ОтнРы ПИСАНИЕ И ТОРСКОМУ СВИДЕТ(57) Изобретение относитслительной технике и можетпользовано в устройствах ботки цифровых данных, Изобретениепозволяет без дополнительных аппара турных затрат и изменений структурыустройства преобразовывать параллельные коды произвольного вида,что обеспечивает расширение областииспользования преобразователя. Преобразователь содержит счетчик 1импульсов, два блока 2 и 4 памяти,блок 3 сравнения кодов и блок 5 уп-,равления, состоящий из четырех триггеров, четырех элементов, дешифратора, счетчика импульсов и генератораимпульсов, 2 ил.Изобретение относится к вычислительной технике, а именно к преобразователям информации, и может бытьспользовано в устройствах для обраотки цифровых данных.Цель изобретения - упрощение пребразователя и расширение областиго использования за счет возможноти преобразования параллельных Оодов произвольного вида.На Фиг. 1 приведена блок-схемареобразователя параллельного кода,а фиг. 2 - функциональная схема блоа управления. 15Преобразователь параллельного кодаодержит счетчик 1 импульсов, первыйлок 2 памяти, блок 3 сравнения коов, второй блок 4 памяти и блок 5управления, вход 6 и выход 20Блок 5 управления состоит из первого, второго, третьего и четвертоготриггеров 8-11, первого, второго,третьего и четвертого элементов И12-15, дешифратора 16, счетчика 17 25импульсов и генератора 18 импульсов,На фиг, 2 позициями 19-22 и 23 обозначены первый, второй, третий, четвертый выходы и вход блока 5 управления.Блоки 2 и 4 памяти - перепрограмми руемые постоянные запоминающие устройства (ЗУ), В блок 2 записаны все воз,можные входные коды, в блок 4 - потем же адресам записаны соответствующие им выходные коды, 35Счетчик 1 формирует адреса блока2 и блока 4.Блок 5 формирует сигналы управле;,ния элементами преобразователя, такдешифратор 16 под воздействием генератора 18 и счетчика 17 задает длительность сигналов управления блока 2 и блока 4 и формирует тактовыеимпульсы для счетчика 1 и триггеров8 и 9, формирующих сигналы считывания (СЧ) и выбора кристалла (ВК)для блоков 2 и 4. Элементы И 12 и14 Формируют сигналы СЧ и ВК для,блока 2, а элементы И 13 и 15 формируют сигналы СЧ и ВК для блока 4На выходах элементов И 2 и 1450формируются сигналы управления (считывания) блока 2, соответственноСЧ и ВК,55На выходах элементов. И 13 и 15формируются сигналы управления(считывание блока 4, соответственноСЧ и ВК). Преобразователь работает следующим образом,При подаче текущего значениявходного кода на блок 3 сравнениякодов блок 5 управления на выходедешифратора 6 формирует тактовыеимпульсы (ТИ) для счетчика 1, ана выходах элементов И 12 и 14 сигналы управления (считывания) блока2;генератор 18 импульсов, счетчик17 и дешифратор 16 организуют выдачуимпульсов, задающих длительностисигналов управления блоков 2 и 4,а триггеры 8 и 9 формируют эти сигналы и по разрешению с триггера 10сигналы СЧ и ВК с элементов И 12 и14 поступают на вход управления блока 2,Для формирования сигналов СЧ и ВКблоков 2 и 4 нужно четыре импульсаБ 1, И 2, БЗ и Б 4 с дешифратора 16,которые бы обеспечили заданные временные соотношения сигналов СЧ и ВК,отражающие конкретные особенностиэлементной базы и режимы работы преобразователя.Для формирования сигнала СЧ используются Ю и 14 импульсы (поимпульсу 1 формируется переднийфронт СЧ, а по импульсу Б 4 заднийфронт). Б 2 и БЗ импульсы участвуютв формировании сигнала ВК (по.импульсу И 2 формируется передний фронтВК, а по импульсу ИЗ - заднийФронт),И 4 импульс определяет конец цикла считывания и по нему же происходит сброс триггеров 10 и 11 и счетчика 17 блока 5 управления,Кроме того, сигнал ВК блока 2 является стробирующим импульсом (СТРОБ) дляблока 3 сравнения, который разрешаетсравнение кодов, поступающих на блок3Сигнал ВК блока 2 подтверждаетпуск блока 2 в отсутствие равенствакодов на блоке 3 сравнения кодов.Счетчик 1 последовательно переключает ячейки памяти блока 2, начинаяс первой, и на блоке 3 сравнения каждое значение кода, считанное с блока2, сравнивается с данным входнымкодом до тех пор, пока не будет равенства этих кодов (блок 5 управления каждый раз вместе с новым адресом блока 2 формирует сигналы СЧ иВК блока 2),В случае равенства кодов в блоке3 сравнения по сигналу Равенство314 блок 5 управления на выходе элементов И 13 и 15, по разрешению с триггера 11 формирует сигналы: СЧ и ВК блока 4 (аналогично сигналам СЧ и ВК блока 2), Происходит считывание выходной информации с блока 4 по адресу, равному адресу блока 2 в момент равенства, т.е. по заданному входноу коду на выходе преобразователя сформирован новый код - результат преобразования. Формула изобретенияПреобразователь кода в код, содержащий счетчик импульсов, выходы которого соединены с, адресными входами первого блока памяти, о т л ич а ю щ и й с я тем, что, с целью упрощения преобразователя и расширения области его использования за счет возможности преобразования параллельных кодов произвольного вида, в преобразователь введены блок сравнения кодов, второй блок памяти и блок управления, содержащий триггеры, элементы И, дешифратор, счетчик импульсов и генератор импульсов, выход которого соединен с информационным входом счетчика импульсов, выход которого соединен с входом дешифратора, выходы которого соответственно соединены с первыми и вторыми входами первого и второго триггеров, выход 11979,первого триггера соединен с первымивходами первого и второго элементовИ, выход второго триггера соединенс первыми входами третьего и четвертого элементов И, выход третьеготриггера соединен с вторыми входамипервого и третьего элементов И, выход четвертого триггера соединен с1 р,вторыми входами второго и четвертогоэлементов И, второй .вход первоготриггера объединен с первыми входамитретьего н четвертого триггеров и сустановочным входом счетчика импуль 1 сов блока управления, выходы первого и третьего элементов И соединеныс управляющими входами первого блока памяти, выходы второго и четвертого элементов И соединены с управляющими входами второго блока памяти,второй вход третьего триггера подключен к выходу третьего элемента Ии объединен с входом стробированияблока сравнения кодов, выход которо 25 го соединен с вторым входом четвертого триггера, выход первого блокапамяти соединен с первым входомблока сравнения кодов, адресныйвход второго блока памяти подключенк выходу счетчика импульсов, входкоторого объединен с первым входомпервого триггера блока управления,второй вход блока сравнения кодовявляется входом преобразователя, вы-ход второго блока памяти являетсявыходом преобразователя,1411979 Фиг Г Редакт Тираж 928 ВНИИПИ Государственног по делам изобретении 035, Москва, Ж, РаушПодписноекомитета СССи открытий Заказ Зб 73 ая н ул. Проектная,твенно-полиграфическое предприятие, г. Уж Произ Составитель Б. ХодовПатрушева Техред М,Дидык Корректор Г. Решетник