Множительно-делительное устройство

(5 ПИСАНИЕ ИЗОБРЕТЕНИЯ тах. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР У 691874, кл. С 06 С 7/16, 1977.Авторское свидетельство СССР У 1176347, кл. С 06 6 7/16, 1984. (54) МНОЖИТЕЛЪНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО(57) Изобретение относится к электрическим устройствам и может быть использовано в аналоговых вычислительных машинах.Целью изобретения является расширение диапазона входных сигналов. Множительно-делительное устройство содержит первый и второй элементы с управляемым сопротивлени 1 ем, выполненные на первом и втором,801405077 А 1 полевых транзисторах 1 и 2, первыйи второй операционные усилители 3 и4, первый и второй масштабные резисторы 5 и 6, первый, второй, третийкомпараторы 7-9, первый, второй итретий фазоинверторы 10-12, сумматор13 по модулю два, первый, второй итретий двухпозиционные переключатели14-16, вход сигнала-делителя 17, входы первого и второго сигналов-сомножителей 18 и 19, выход 20. Принципдействия множительно-делительногоустройства основан на регулированиисопротивления каналов первого и второго полевых транзисторов 1 и 2 взависимости от величин преобразуемыхсигналов. Множительно-делительноеустройство обеспечивает перемножениеи деление сигналов в четырех квадранИзобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговыхвычислительных машинах. 5Целью изобретения является расширение диапазона входных сигналов.На чертеже изображена функциональная схема множительно-делительного устройства. 10На схеме обозначены первый и вто" рой полевые транзисторы 1 и 2, первый и второй операционные усилители3 и 4, первый и второй масштабныерезисторы 5 и 6, первый, второй и 15третий компараторы 7-9, первый, второй и третий фазоинверторы 10-12, сумматор 13 по модулю два, первый, второй и третий двухпозиционные переключатели 14-16, вход сигнала-делителя 17, вход первого сигнала-сомножителя 18, вход второго сигнала-сомножителя 19, выход 20, шина 21 нулевого потенциала.Множительно-делительное устройст во работает следующим образом.При первом сочетании полярностейвходных сигналов, когда сигнал-делитель на входе 17 и второй сигналсомножитель на входе 19 имеют положи- З 0 тельную полярность, первый сигнал-сомножитель на входе 18 имеет произ вольную полярность. Выходной сигнал первого операционного усилителя 3через третий двухпозиционный переклю-, чатель 16 изменяет проводимости первого и второго полевых транзисторов1 и 2 до тех пор, пока ток через цепь: вход второго сигнала-сомножителя 19, первый двухпозиционный переключатель 14, второй масштабный резистор б, неинвертирующий вход перво-го операционного усилителя 3, не уравнивается с током через канал первого полевого транзистора 1, т,е. до выполнения условия где С - проводимость второго масштабного резистора 6;С - проводимость первого полевого транзистора 1;Е - сигнал-делитель с входа 17;7 ". второй сигнал-сомножительс входа 19.Выход второго операционного усилителя 4 подключен через второй фазоинвертор. 11 и второй двухпозиционный переключатель 15 к выходу 20 устройства, на котором формируется напряжениеС 2Б =Х- --Вых (2)5где С- проводимость второго полевого транзистора 2;С - проводимость первого масштабного резистора 5;Х - первый сигнал-сомножительс входа 18.Учитывая, что первый и второй полевые транзисторы 1 и 2 согласованы по параметрам, выражение (2) с учетом (1) можно записать в видеС б х ХУ11 =Х --- - =А -- . (3)бых При второй комбинации знаков входных сигналов сигнал-делитель на входе 17 имеет отрицательную полярность, второй сигнал-сомножитель на входе 19 имеет положительную полярность, а первый сигнал-сомножитель на входе 18 имеет произвольную полярность. В этом случае срабатывает первый компаратор 7, выходной сигнал которого приведет к формированию на выходе сумматора 13 по модулю два сигнала, которым переключается первый и второй двухпозиционные переключатели 14 и 15. В результате выход фаэоинвертора 10 подключается к выходу второго масштабного резистора 6. То есть на первом операционном усилителе 3 сравниваются токи отрицательной полярности, проходящие через первый полевой транзистор 1 и через первый фазоинвертор 10, первый двухпозиционный переключатель 14 и второй масштабный резистор б.Сравнение произойдет тогда, когда отрицательное напряжение на выходе первого операционного усилителя 3 приведет к срабатыванию третьего компаратора 9, выходное напряжение которого приведет к переключению третьего двухпозиционного переключателя 16, через который выход третьего фазоинвертора 12 подключается к затворам первого и второгЬ полевых транзисторов 1 и 2. На их затворах действует положительное управляющее напряжение, которое и позволит пропускать через, первый полевой транзистор 1 отрицательный сигнал-делитель с входа 17, Через второй двухпозиционный переключатель 15 выход 20 устройства соеди 140507710 20 25 30 35 45 50 55 нен с выходом второго операционногоусилителя 4. Полярность сигнала навыходе 20 устройства всегда противоположна полярности сигнала на входе 18.При третьей комбинации сигналовна входах сигнал-делитель на входе17 имеет положительную полярность,второй сигнал-сомножитель на входе19 - отрицательную полярность, первый сигнал-сомножитель на входе 18 произвольную полярность.В этом случае срабатывает второйкомпаратор 8, выходное напряжениекоторого приведет к формированию навыходе сумматора 13 по модулю двауправляющего сигнала.В результате срабатывает первыйи второй двухпозиционные переключатели 14 и 15.Выход первого фазоинвертора подключен к второму масштабному резистору 6. На первом операционном усилителе 3 сравниваются токи положительнойполярности, проходящие через первыйполевой транзистор 1, через фазоинвертор 10, через первый двухпозиционный переключатель 14 и второй масштабный резистор б. Сравнение токовбудет тогда, когда положительное напряжение на выходе первого операционного усилителя 3 будет подведено кзатворам первого и второго полевыхтранзисторов 1 и 2.Через второй двухпозиционный переключатель 15 выход 20 подключается квыходу второго операционного усилителя 4.Знак сигнала на выходе 20 устройства всегда противоположной полярности, чем знак сигнала на входе первого сигнала-сомножителя 18,При четвертой комбинации знаковвходных сигналов сигнал-делитель навходе 17 и второй сигнал-сомножительна входе 19 имеют отрицательную полярность, а первый сигнал-сомножитель на входе 18 имеет произвольнуюполярность. В этом случае сработаютпервый и второй компараторы 7 и 8,На входах первого операционного усилителя 3 сравниваются токи отрицательной полярности, проходящие черезпервый полевой транзистор 1, первыйдвухпозиционный переключатель 14 ивторой масштабный резистор 6. Сравнение произойдет тогда, когда отрицательное напряжение на выходе первого операционного усилителя 3 вызоветсрабатывание третьего компаратора 9,выходное напряжение которого приведет к срабатыванию третьего двухпозиционного переключателя 16, через который подключается выход третьего фазоинвертора 12 к затворам первого ивторого полевых транзисторов 1 и 2.На них, обеспечивается положительноеуправляющее напряжение, которое ипозволит пропускать для сравнения отрицательное значение сигнала-делителя с входа 17. Выход второго операционного усилителя 4 подключаетсячерез второй фазоинвертор 11 и второй двухпозиционный переключатель 15к выходу 20 устройства,Для получения произведения двухсигналов любой полярности с входов18 и 19 на вход 17 подается сигналфиксированного уровня любой полярности.Для получения частного двух сиг"налов любой полярности подают сигналделитель на вход 17, .а сигнал-делимое подают на вход 19 (или 18), навход 18 (или 19) подают сигнал фиксированного уровня любой полярности.Таким образом, множительно-делительное устройство позволяет выпол-нять умножение или деление сигналовлюбой полярности, при этом сигналФиксированного уровня может бытьтакже любой полярности. Если необходимо определить знак на выходе устройства, который должен соответствовать знаку умножения или делениядвух сигналов, сигнал Фиксированногоуровня должен быть положительным.Множительно-делительное устройство позволяет производить умножениеили деление двух сигналов в четырехквадрантах. Формула изобретения Множительно-делительное устройство, содержащее первый и второй элементы с управляемым сопротивлением, выполненные соответственно на первом и втором полевых транзисторах, первый и второй операционные усилители,Ф.к инвертирующим входам которых подключены истоки соответственно первого и второго полевых транзисторов, между инвертирующим входом и выходом второго операционного усилителя включен первый масштабный резистор, неинЗаказ 3107/54 Тираж 704 Подписное В 11 ИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 5 140507 вертирующий вход второго операционно-. го усилителя соединен с шиной нулевого потенциала, к неинвертирующему входу первого операционного усилите 5 ля подключен первый выход второгосмасштабного резистора, сток первого полевого транзистора является входом сигнала-делителя устройства, сток второго полевого транзистора являет ся входом первого сигнала-сомножителя устройства, затворы первого и второго полевых транзисторов объединены, о т л и ч а ю щ е е с я тем, что, с целью расширения диапазона входных 1 Ь сигналов, в него введены первый, второй и третий компараторы, первый, второй и третий фаэоинверторы, сумматор по модулю два, первый, второй и третий двухпозиционныепереключатели, 20 причем первый вход первого компаратора соединен со стоком первого полевого транзистора, первый вход второго компаратора является входом второго сигнала-сомножителя устройства и сое динен с входом первого фазоинвертора и первым информационным входом первого двухпозиционного переключателя, второй вход которого подключен к выходу первого фазоинвертора, выход второ- ЗО го операционного усилителя через второй фазоинвертор подключен к перво 7 6му информационному входу второгодвухпозиционного переключателя, второй информационный вход которого подключен к выходу второго операционногоусилителя, выход второго двухпозиционного переключателя является выходомустройства, выход первого операционного усилителя соединен с первым входом третьего компаратора, первым информационным входом третьего двухпоэиционного переключателя и входомтретьего фазоинвертора, выход которого подключен к второму информационному входу третьего двухпозиционногопереключателя, выход которого соединен с затвором первого полевого транзистора, выходы первого и второго компараторов подключены к входам сумматора по модулю два, выход которогосоединен с управляюшими входами первого и второго двухпозиционных переключателей, выход первого двухпозиционного переключателя подключен квторому выводу второго масштабногорезистора, выход третьего компаратора соединен с управляющим входом третьего двухпоэиционного переключателя,вторые входы первого, второго и третьего компараторов подключены к шиненулевого потенциала,