Цифровой синтезатор частот

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4 Н 03 В 19/О ИЗОБРЕТЕНИЯ ПИ АВТ свидетельст 03 В 19/00 идетельство Н 03 В 19/О ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОМУ СВИДЕТЕЛЬСТ(56) Авторское во СССРВ 978314, кл. Н12.01.81.Авторское св СССРВ 1218438, кл. О,17. 12.84.(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ(57) Изобретение относится к радиотехнике и обеспечивает расширение диапазона выходных частот. За счет введения в блок 3 сумматоров в каждыйиз и суммирующих эл-тов 161 втриггера 17 и накапливающего сумматора(НС) 18 быстродействие блока 3 увеличивается до быстродействия одногоэл-та 16, - 16. В качестве НС 18 вкаждом иэ э-тов 16-16 м.б. использован, напр., НС 18 на четыре двоичных разряда или меньше. Возникающаяпри этом задержка (на один периодтактовой частоты То) появления правильно суммарного кода на выходе последующего эл-та 16 , -16 компенсируется введением такой же задержки кода вблоке 4 регистров, Введение регистра13 сдвига, задерживающего сигнал переполнения блока 3 на ш тактов, позволяет открыть ключ 8 через времяшТ после смены кода на входе управляемого г-ра 7 тока, достаточное дляустановления заданного значения токана выходе г-ра 7, В результате тактовая частота Го м.б. существенно увеличена. 1 ил.ш Т, после смены кода на входе первого УГТ 6, достаточное для установления заданного значения тока на выходе первого УГТ 6.В результате тактовая частота Гможет быть существенно увеличена.Через К периодов тактовой частоты появляется сигнал переноса на выходе триггера 17 первого суммирующего элемента 16, блока 3 сумматоров, поступающий на управляющий вход регистра 5 памяти н на информационный вход регистра 13 сдвига. К этому моменту на выходах блока 4 регистров образуется код у равный коду, который образовался бы в стандартном накапливающем сумматоре. Сигнал переноса запускает регистр 13 сдвига и считывает выходной код блока 4 регистров у. в первый регистр 5 памяти. Этот код содержит информацию об ошибке временного положения вьщеленного импульса относительно равномерной гипотетической последовательности выходной частоты. Особенность работы блока 3 сумматоров, тактируемого частотой генератора 1, состоит в том, что он выделяет ближайший импульс после гипотетического и код у содержит информацию о запаздывании реального импульса относительно гипотетического. С помощью сумматора 6 вычисляется временная ошибка предыдущего импульса генератора 1: Р = М - у.,которая устраняется следующим образом.Регистр 13 сдвига отсчитывает ш4 О имп льсов генератора 1 и на его выходе возникает сигнал, поступающий на0-вход триггера 14. За время То (Т =1/2 ) на выходе первого УГТ 7 устанавливается ток, определяемый кодомР, с выхода сумматора 6. На выходеР-триггера 14 образуется импульс длительностью Т 9, начало которого определяется ш импульсом генератора 1,Этот импульс открывает первый ключ 8б 0 и в течение времени Т осуществляетсязаряд конденсатора 10 током первогоУГТ 7. На выходе компаратора формируется импульс, поступающий на второйвход элемента И 15. В момент появле 55ния ш+1 импульса генератора 1 на первом входе элемента И 15 появляетсяуровень "1" и сигнал с выхода элемента И 15 открывает второй ключ 12. Начинается разряд конденсатора 10 то 11337989Изобретение относится к радиотехнике и может быть использовано в радиоприемных и радиопередающих устройствах, а также в измерительной технике.Цель изобретения - расширение диапазона выходных частот.На чертеже представлена электрическая структурная схема цифрового 10синтезатора частот.Цифровой синтезатор частот содержит генератор 1 опорной частоты, блок2 установки кода частоты, блок 3 сумматоров, блок 4 регистров памяти, регистр 5 памяти, сумматор 6 кодов,первый управляемый генератор тока(УГТ) 7, первый ключ 8, компаратор 9,конденсатор 10, второй УГТ 11, второйключ 12, регистр 13 сдвига, 0-триггер 2014, элемент И 15. При этом блок 3сумматоров содержит п суммирующихэлементов 16, - 16, каждый из которыхсостоит из триггера 17 памяти и накапливающего сумматора (НС) 18. Блок 254 регистров памяти состоит из и каналов 19 - 19, каждый из которыхсостоит из последовательно соединенных параллельных регистров 20.Цифровой синтезатор частот работа- Зоет следующим образом.Код требуемой выходной частоты Мс выхода блока 2 установки поступаетна входы блока 3 сумматоров, второгоУГТ 11 и на вторые входы сумматора 6.С частотой следования тактовых импульсов на выходе генератора 1 в блоке сумматоров 3 осуществляется сложение накопленного числа с числом М. Засчет введения в блоке 3 сумматоров вкаждом из и суммирующих элементов161 втриггера 17 и НС 18 быстродействие блока 3 сумматоров увеличенодо быстродействия одного суммирующегоэлемента 16-16. В качестве НС 18в каждом из суммирующих элементов 1616 может быть использован, например,НС 18 на четыре двоичных разряда илименьше. Возникающая при этом задержка(на один период тактовой частоты Т,)появления правильного суммарногокода на выходе последующего суммирующего элемента 16 , -16 компенсируется введением такой же задержки кода в блоке 4 регистров.Введение регистра 13 сдвига, задерживающего сигнал переполнения блока 3 сумматоров на ш тактов, позволяет открыть первый ключ через время7989 530 выходом второго управляемого генератора тока, выход второго ключа объединен с первым выводом конденсатора 35и подключен к выходу первого ключавторой вывод конденсатора соединен собщей шиной, кодоный вход второго управляемого генератора тока объединенс кодовым входом блока сумматоров иподсоединен к выходу блока установкикода частоты, выход генератора опорной частоты соединен с тактовым входом блока сумматоров, второй выходР-триггера подключен к управляющему 45входу первого ключа, выход компаратора соединен с вторым входом элементаИ, при этом второй вход комларатораявляется нходом опорного напряжения 50 цифрового синтезатора частот, о тл и ч а ю щ и й с я тем, что, с це -лью расширения диапазона выходныхчастот, н него введены регистр сдвига, блок регистров памяти и сумматор 55 кодов, при этом блок сумматоров содержит и суммирующих элементов состо 3 133 ком второго УГТ 11, определяемый кодом числа М. Как только напряжение на конденсаторе 10 достигает величины опорного напряжения Е , заканчивается импульс на выходе компаратора 9 и через элемент И 15 закрынается второй ключ 12 и заканчивается разряд конденсатора 10 . При следующем переполнении блока 3 сумматоров весь цикл повторяется. Различие заключается в другой величине у, и, следователь 1+ 1но, в другом токе первого УГТ 7, определяемого новым числом Р;Число Р определяет величину паразиткой фазовой модуляции импульсов д , на выходе Р-триггера 14: с).= 2 л ----- ,Твыхкоторая приводит к временному сдвигу (в сторону опережения относительно гипотетической равномерной последовательности той же частоты) каждого выходного импульса на величину дС 1 Р2 р 1 У Талых М огде Т- период следования выходных импульсов.Задержка а 3 окончания импульса на выходе компаратора 9 определяется из условия равенства напряжений при заряде и разряде конденсатора 10: Р; - 1 оз Т, М 1 оо дйэЮ = - гПгде С - емкость конденсатора 1 О,1 оз1, - токи соответственцо первогои второго УГТ 7 и 11 при минимальных управляющих кодах("1" только в младшем разряде).Отсюда М = С - 1 =ТоЗМ 1ор т,е, при 1 о = 1, осуществляется полная компенсация паразитной фазовой модуляции заднего фронта выходных импульсов. Постоянный сдвиг выходной импульсной последовательности на величину щ Т, не нлияет на спектральные характеристики выходного сигнала.Разбиение блока 3 сумматоров на и суммирующих элементов 16,-16 позволяет н п раз повысить быстродействие блока 3 сумматорОв по сравнению с обычным накапливающим сумматором, однако при этом сигнал переноса на входе каждого суммирующего элемента 16, задерживается на один такт по сранне 5 1 О 15 20 нию с сигналом переноса на выходепредыдущего суммирующего элемента16, и, соответственно, на один такт1+1задерживается образование истинногокода на выходе суммирующего элемента16,. Блок 4 регистров компенсируетэту задержку и состоит из взаимонезависимых каналов иэ параллельных регистров 20. Число параллельных регистров 20 в каждом из каналов определяется номеромсуммирующих элементов16-16 блока 3 сумматоров, с которымсоединен данный канал блока 4 регистров.,Унеличение быстродейстния блока 3сумматоров позволяет во столько жераз повысить частоту генератора 1 и,соответственно, повысить диапазон выходных частот. фо р мул а и з о б р е т е н и я Цифровой синтезатор частот, содержащий блок установки кода частоты, блок сумматоров и регистр памяти, последовательно соединенные первый управляемый генератор тока, первый ключ и компаратор, последовательно соединенные генератор опорной частоты, Р-триггер, элемент И и второй ключ, сигнальный вход которого соединен с ящих из последовательно соепццеццых накапливающего сумматора и триггерапамяти, кодовые входы и накапливании7989 Составитель Ю,КовалевТехред И.Попович Корректор Г.Решетник Редактор М.Дылын Заказ 4141/52 Тираж 901 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 5 133 сумматоров объединены и являются кодовым входом блока сумматоров, тактовые входы и накапливающих сумматоров объединены с тактовыми входами и триггеров памяти и являются тактовым входом блока сумматоров, выход триггера памяти каждого последующего суммирующего элемента соединен с входом переноса накапливающего сумматора предыдущего суммирующего элемента, управляющий вход регистра памяти объединен с информационным входом регистра сдвига и подключен к выходу триггера памяти первого суммирующего элемента блока сумматоров, тактовый вход регистра сдвига объединен с тактовым входом блока регистров памяти и подключен к выходу генератора опорной частоты, первый, второй входы и выход сумматора кодов соединены соответственно с выходом блока установки кода частоты, с выходом регистра памяти и с кодовым входом первого управляемого генератора тока, блок регистровпамяти содержит (и) каналов, каждый иэ которых содержит последовательно соединенные параллельные регистры, при этом кодовый вход каждогоиз (и) каналов соединен с выходомсоответствующего суммирующего элемента блока сумматоров, кодовый выходпервого суммирующего элемента блокасумматоров объединен с кодовыми выходами (и) каналов блока регистровпамяти и подключен к кодовому входу 15 регистра памяти, тактовые входы параллельных регистров (и) каналовблока регистров памяти объединены иявляются тактовым входом блока реги. стров памяти, при этом число д парал лельных регистров в первом, втором,(и)-м каналах блока регистровпамяти равно соответственно 1, 2,