Синтезатор частот

40 45 50 55 1 133799Изобретение относится к радиотехнике и может использоваться в приемопередающей и измерительной аппаратуре.Цель изобретения - уменьшениес,уровня помех.На чертеже представлена электрическая структурная схема синтезаторачастот.Синтезатор частот содержит первыйнакапливающий сумматор (НС) 1, регистр 2 памяти, мультиплексор 3, цифроаналоговый преобразователь (ЦАП) 4,интегрирующее звено 5, пороговый элемент 6, формирователь 7 импульсовкоммутации, элемент 8 разряда, блок 9умножения и деления, сумматор 10 кодов, второй НС 11,Синтезатор частот работает следующим образом,На первый, второй и третий кодовыевходы блока 9 умножения и деления,тактируемого импульсной последовательностью с",(С) с частотой 1, поступаютсоответственно числа (Ч), Ь и а,игде о=2 количество разрядов входногокода ЦАП 4, число Ь задает значениешага сетки частот Г = Г,/Ъ, число азадает значение выходной частоты Гсогласно соотношению Г =а 1 /Ь,Блок 9 умножения и деления обеспечивает формирование числа х=Ь(Ч) /а,поступающего на второй вход первогоНС 1 и определяющего его емкость, ивыдает частное х и остаток дх напервом и втором выходах соответствен 35но. Второй НС 11, емкость которого устанавливается числом а, преобразовывает остаток 1 х на его втором входе в импульс переполнения р . Число х формируется в виде суммы х=х +р в сумматоре 10, Далее число х поступает на второй вход первого НС 1, задавая его емкость, Код числа (с 1-1) поступает на первый вход первого НС 1, который тактируется опорными импульсами с".,Первый НС 1 формирует ступенчатую пилообразную функцию х величина приращений которой на каждом такте опорной импульсной последовательности К, равна (с 1-1) . Остаток х (С) при переполнении первого НС 1 записывается в регистр 2 с помощью импульса переполнения р(С).Остаток х и число (Ч) поступают на входы мультиплексора З,управляемого формирователем 7, Управляю 0 2щий сигнал на выходе формирователя 7 представляет собой логические уровни на шине данных, зависящие от состояния первого НС 1, и обеспечивает прохождение через мультиплексор 3 на вход ЦАП 4 одного из трех чисел: числа О - во время действия импульса переполнения; числа х (Т) - на следующем после переполнения такте опорной импульсной последовательности с 0(Т); числа (Ч) - на последующих тактах до переполнения первого НС 1.Формирователь 7 может быть выполнен, например, в виде последовательно соединенных Р-триггера и элемента ИЛИ-НЕ (на чертеже не показано), Выход импульсов переполнения первого НС 1 подключен к информационному входу 0-триггера и к второму входу элемента ИЛИ-НЕ, а тактовый вход 0-триггера подключен к опорному входу синтезатора частот. Управляющие сигналы на мультиплексор 3 снимаются с выходов П-триггера и элемента ИЛИ-НЕ,ЦАП 4 преобразовывает входную последовательность чисел х(Т) в последовательность выходных напряжений.При этом на вход интегрирующего звена 5 поступают квантованные по уровню и времени значения сигнала.На первом интервале времени элемент 8 разряда, управляемый импульсом переполнения р(С) первого НС 1, производит разряд и установку интегрирующего звена 5 в исходное нулевое состояниеВ течение второго и третьего временных интервалов напряжение на выходе интегрирующего звена 5 возрастает пропорционально числам х и (с 1-1) соответственно, В результате сигнал Ц(С) на выходе интегрирующего звена 5 по форме представляется отрезками прямых линий, причем на третьем временном интервале сигнал имеет постоянный наклон, так как (с 1-1) число постоянное.Значения функции О(с), взятые на третьем интервале, повторяются с периодом Т = Т х/(с 1-1) = Т Ь/а, где1Т, = -- период опорной импульснойопоследовательности / Поэтому частота импульсов /с(С) на выходе порогового элемента 6 постоянна и равнаЕ 0 а/Ь. Шаг сетки частот дГЕ,/Ь задается, таким образом, выбором значений опорной частоты Г, ителя импульсов коммутации и с тактовым входом регистра памяти и подклювателя импульсов коммутации и являго накапливающего сумматора и является входом первого перемножаемогосигнала синтезатора частот, второйвход блока умножения и деления являФормула изобретения умножения и деления и подключен к опорному входу синтезатора частот. Ковалевич Корректор И, Муска Заказ 4141/52 Тираж 901ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Подписное Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 3 13379 числа Ь, а выходная частота Г, - числом а.В качестве порогового элемента 6 можно, например, использовать последовательно соединенные триггер Шмид 5 та и одновибратор (на чертеже не показано) . Поскольку значение остатка х 1(Т) от цикла к циклу изменяется в диапазоне значений от 0 до (п), соответственно изменяются начальное 10 и конечное значения функции о(с) на третьем временном интервале. Поэтому порог (1 срабатывания порогового элемента 6 необходимо выбирать в диапазоне 15 где- произведение коэффициентовпреобразования ЦАП 4 и интегрирующего звена 5; К=епСх/(1-1)1 - целая часть отношения величины емкости х первого НС 1 к входному числу(Ч)25Размах процесса х(с) на входе ЦАП 4 постоянен (не зависит от выбранного значения Г) и равен (1-1), что соответствует максимальному уровню сигнала на выходе ЦАП 4. В этом слу чае полностью используется амплитудно-кодовая характеристика ЦАП 4 и, следовательно, влияние его нелинейности на ухудшение соотношения сигнал/ помеха минимально. При достаточно большом количестве разрядов ЦАП 4, когда можно считать, что (с 1-1) блок 9 умножения и деления упрощается, причем делимым является число Ь, сдвинутое на и разрядов в сторону 40 старшего разряда, На первом входе первого НС 1 действует в этом случае число о, представляющее собой единицу в п-м, считая от старшего, разряде. 45 Синтезатор частот, содержащий последовательно соединенные первый на р Составитель Ю,Редактор М. Дылын Техред И.Попов90 4каплинающий сумматор, регистр памяти, мультиплексор, цифроаналоговый преобразователь, интегрирующее вено и пороговый элемент, а также элемент разряда и формирователь импульсов коммутации, при этом первый вход первого накапливающего сумматора объединен с вторым входом мультиплексора,управляющий вход элемента разрядаобъединен с первым входом формировачен к выходу переполнения первого накапливзющего сумматора, сигнальныйвход элемента разряда соединен с выходом интегрирующего звена, тактовыйвход первого накапливающего сумматора объединен с вторым входом формироется опорным входом синтезатора частот, выход формирователя импульсовкоммутации подключен к управляющемувходу мультиплексора, о т л и ч а ющ и й с я тем, что, с целью уменьшения уровня помех, в него введеныблок умножения и деления и последовательно соединенные второй накапливающий сумматор и сумматор кодов,выход которого подключен к второму входу первого накапливающего сумматора,первый вход блока умножения и деления объединен с первым входом первоется входом второго перемножаемогосигнала синтезатора частот, третийвход блока умножения и деления соединен с первым входом второго накапливающего сумматора и является входомсигнала делимого синтезатора частот,первый и второй выходы блока умножения и деления подключены соответственно к первому входу сумматора кодови к второму входу второго накапливающего сумматора, тактовый вход которого объединен с тактовым входом блока