Дискретный умножитель частоты

(19) (1 988 1 4 ПИСАНИЕ ИЗОБРЕТ ЕЛЬСТ 1) 394 2) 19.6) 15,.Иньков/156, 13,09,7 ТЕЛЬ ЧАСТОТЫится к радиоизобретенияожения частотыорный г-р 1,ы, счетчики 4 54) ДИСКРЕТНЫЙ УМНО 57) Изобретение отн ехнике и связи. Цел овышение точности у множитель содержит ОСУДАРСТЭЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ СВИ 427/24-098.859,87. Бюл. УМалышев, Е.Вображенский374.4(088.8)рское свидеткл. Н 03 Вкое свидетелкл. Н 03 К делители 2 и 3 часто и 5, вычитающий счетчик 6, регистры7, 8 и 9 памяти, регистр 10 сдвига,сумматоры 11 и 12, КБ-триггеры 13 и14, счетный триггер 15; формирователи 16, 17 и 18 импульсов, эл-ты И 19,.20, 21, 22 и 23 и эл-т ИЛИ 24, Цель достигается введением счетчика 6, регистров 7, 8, 9 и 10, сумматоров 11 и 12и триггера 15, с помощью которых навыход умножителя проходит каждый первый импульс, вьщеленный формирователем 16, в цикле и и формируется периодическая последовательность импульсов с частотой следования Г= Р (п+ 1)/и, где п и и+ 1 - коэффициейты деления делителей 3 и 2 соответственно, 2 ил.Изобретение относится к разчи 1 техцике и связи и может бь(ть испо.п ховавно в измерительной технике, в аппаратах магнитной записи.Цель изобретения - повыщеьч(е точности умножения частоты. На фиг.1 представлена структурнаяэлектрическая схема дискретного умно- жителя частоты; на фиг.2(1- - вре - менные диаграммы, поясняющие его работу.Дискретный умножитель частоты содержит опорный генератор 1, первый и второй делители 2 и 3 частоты, первый и второй счетчики 4 и 5, вычитающий счетчик 6, первый, второй и третий регистры 7-9 памяти, регистр 1 О сдви - га, первый и второй сумматоры 11 и 12, первый и второй КВ-триггеры 13 и 14, счетный триггер 15, первый, второй и третий формирователи 16-18 импульсов, первый, второй, третий, четвертый и пятый элементы И 19-23 и элемент ИЛИ 24.Дискретный умножитель частоты работает следующим образом.Периодическая последовательность импульсов с частотой Г (фиг .2 а) с выхода опорного генератора 1 поступает на счетный вход первого дели(еля 2, коэффициент деления которого равен и+ 1 (иО, целое число), Коэфф(ицент деления второго делите:(я 3 равен и. С выхода лервого ;(елителя 2 им 3 пульсы (фиг. 2,) постуг(ают на с:четный вход первого счетчика 4, а на счетные входы второго счетчика 5 и вь(1(ита(спего счетчика 6 через пс рный( элс мент И 19 поступают импульсы с частотой Гн( Измерение периода входного сигнала (фиг.2 с) осуществ:(яется с помощью второго счетчика 5 (Фиг.2 . Входной импульс поступает на информационный вход регистра 10 на г рвом выходе1НВ которого вь(рабатывается импулг.с, поступающий на К-вход первого КБриггера 13. На прямом выходе нервогс КБ- триггера 13 устанавливаетея уровень "0", закрывающий первый эз(еыент И 19,ЬО На счетные входы второго счетчика 5 и вычитающего счетчика 6 прекращается поступление импульсов опорного генератора 1. Одновременно осуществ;(яс.тс(я запись информации с выходов втор згогг, счетчика 5 в первый или трет(п( рс гис - тры 7 и 9 (в зависимости от состояния счетного триггера 15, прямсй и нгерсный выходы которого соединены с :и((и( - целое число) на г кой на втором выходе регистра 10 появляется импульс, который устанавливает в0" второй счетчик 5 и в "1" первый и второй КЯ-триггеры 13 и 14. Результаты измерения длительности соседнихпериодов входного сигнала в виде двоичных кодов с выходов первого и третьего регистров 7 и 9 поступают на соответствующие входы первого сумматора 11, на выходе которого значение двоичного кода имеет вид(Гр Т;, - гп) + (Г, Т; - иИ2 где Т - длительность периода входного сигнала,С приходом и-го импульса на вход дискретного умножителя частоты на выходе второго формирователя 17 вырабатывается короткий импульс, который устанавливает первый делитель 2 в 0", а на выходе третьего формирователя 18 устанавливается уровень "1", который открывает пятый элемент И 23, и импульс с второго выхода регистра 10 поступает на вход установки нуля первого счетчика 4, Первый счетчик 4 устанавливается в0" через каждые и периодов входногс сигнала (фиг.2),Двоичный код с выходов разрядов первого сумматора 11 и двоичный код с инверсных выходов разрядов первого счетчика 4 поступают на соответствующие входы второго сумматора 12, с выходов которого информация переписывается во второй регистр 8 (фиг,2 Р). Уровень "0" на управляющем входе вычитающего счетчика 6 соответствует режиму записи информации (иэ регистра 8), а уровень "1" соответствует режиму вычитания, т,е. до П 1-го импульса, выделенного регистром 10, вычитающий счетчик 6 находится в режиме записи кода (фиг.2 ), а с приходом г-го импульса КК-триггер 14 устанавливается в "1" и переводит вычитающий счетчик 6 в режим вычитания, На счетный вход вычитающего счетчика 6 подается (с выхода первого элемента И 19) сигнал, в котором имеются паузы длительностью, равной интервалу между дами соответственно третьего и четвертого элементов И 21 и 22) и запись информации с выходов второго сумматора 12 во второй регистр 8. С эадерж 1 :32988 4первым и ш-м импупь лми, гэыдсленнымирег истром 1(7.Вычитаю 7 пш счетчик б досчитываетдо нуля и формирует нл своем выхо;еимпульс пс рсноса который через эле -5 мент И 31 И ч поступает на выхог дис -кретного умножителя частоты, переклюает вторс й КБ-триггер 14 в нулевое состояние, а вычитлюший счетчик б переводит в режим записи информлгии. Через элемент ИЛИ 24 на выход дискретного умножителя частоты проходит каждый первый импульс в цикле и, выделенный первым формирователем 1 б импульсов. Таким образом, на выходе дис кретного умножителя частоты формируется нерио;ическля последовательностьимпульсов (фиг,2) с частотой следованияи + 120Гри асимметрии входного сигна:а,когда епе не формировллся выхо;нойимпульс, а ирише: сгедуюпп в хо,нои импульс, вычитающий счетчик б обнуляется входным иьгульсом, который проходит через второй элемент И 20, Синхронизация дискретного умножителя частоты осуществляется путем обнуления второго делителя 3,30 Формуга изобретения Дискретньп умножитель частоты, содержащий последовательно соединенные опорный генератор, первьп делитель частоты и первый счетчик, послепова - тельно соединенные второй делитель частоты, первый формирователь импульсов, элемент ИЛИ, второй и третий формирователи импульсов, входы кото рых соединены с соответствующими выходами второго делителя частоты, последовательно соединенные первый КБ- триггер и псрвый элемент И, последовательно сое;иьненные второй КБ-триг гер и второй элемент И, третий, четвертый и пятый элементы И, о т л ич а ю ш и й с я .тем, что, с цельюпэвспшения точности умножения частоты,в него ввсгены последовательно соеди ненныс второй счетчик, первьгй регистрпамяти, первый сумматор, второй суммлтор, второй рсгистр памяти и в 7 чи - тающий счетчик, выход которого сос;и - нен с К-входом второго КБ-триггс рл и с вторым входом элемента И.Г 1 И, счс т - ный триггер, регистр сдвига и трс тьй регистр памяти, информационные входы которого соединены с ссэответствупимивыходами второго счетчика, л выходы третьего регистра памяти соедиис ны ссоответствующими входами первого с умматора, счетные входы второго счетика и вычитающего счетчика объединеныи соединены с выходом первого элемента И,-.второй вход которого обэединен с входом синхронизации регистра сднига и соединен с выходом опорного генератора, первые входы третьего четвертого элементов И объединен свходом записи второго регистра памятии соединены с инверсным выходом первого КБ-триггера, прямой и инверсный выходы счетного триггера соединеы свторыми входами соответственно трс -тьего и четвертого элементов И, выходы которых соединены с входами записисоответственно первого и третьего рс -гистров памяти, первый выход регистрасдвига соединен с К-входом перногсКБ-триггера, Б-вход которого обэ еди -нен с Б-входом второго КБ-триггера,с. первым входом пятого элемента И ис установочным входом второго счс тчика и соединен с вторьм выходом регис -тра сдвига, установочный вход первого делителя частоты соединен с выходом второго формирователя импульсон, выход третьего формирователя импульсов соединен с вторым входом пятого элемента И, выход котороГо соедшен с установочным входом первого счетчика, инверсные выходы разрядов первого счетчика соединены с соответствуюппгмивходами второго суматора, якход второго КБ-триггера соединен с управляющим входом вычитающего счетчика, вход установки нуля которого соединен с выходом второго элемента И, второй вход второго элемента И объединен с информационным входом регистра сдгэига, со счетным входом счетного триггера и со счетным входом второго делителя частоты./7 Составитель Ю.МаксимовТехред И,Попович ектор Г.Решетник едактор М,Дыл каэ 4141/52 ПодписноР иэводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,Тирах 901 ВНИИПИ Государственно по делам иэобретени 13035, Москва, Ж, Р