Устройство для кодирования в системе остаточных классов

Номер патента: 951400

Опубликовано: 15.08.1982

Автор: Глазунов

МПК: G11C 19/38

Метки: буферный, регистр

...на вход синхронизации ( С )регистра 9, осуществляя поразрядный сдвиг содержимого регистра 9 при 55вводе. информации.0 шины 11 через элемент ИЛИ 8 сдвигающие синхроимпульсы считывания поО 1ступают на вход элемента ИЛИ 7 и далее на вход 0 регистра 9, а такжес выхода элемента ИЛИ 8 - на 1 один извходов элемента И 3, управляющегопереключением цепей сдвига регистра9 при выводе информации, Для управления переключением с шины 12 на одиниз входов элемента И 3 подается "единичный" или "нулевой" потенциал, При"нулевом" сигнале на управляющем входе регистра 9 по одному синхросигналу происходит сдвиг на один разряд,а при "единичном" - на восемь разрядов. При вводе информации, когдаотсутствуют сдвигающие синхроимпульсы считывания, возможен сдвиг...

Номер патента: 1251180

Опубликовано: 15.08.1986

Авторы: Грачев, Кангин, Кангина, Ямпурин

МПК: G11C 19/34

Метки: буферный, регистр

...блок1 триггеров с одновременной передачей ее на выходную шину 14 данных.Таким образом, н случае, когда навходе 15 управления режимом работы присутствует логическая единица, предлагаемььй регистр Функционирует аналогично прототитту.Если на вход 15 управления режимом работы подан логический ноль, регистр настраивается на работу в многопроцессорной системе. В этом случае входы 9 и 10 испоттьзуются для выборки регистра процессором-приемником информации, а входы 11 и 12 для выборки регистра процессором-источником информации. Гистемная шина данных процессора-источника информации подключается к чхоцной шине 13 данных, а системная птина данных процессора-приемника информации - к выходной шине 14 данных, В рассматриваемом режиме работы на...

Номер патента: 1451867

Опубликовано: 15.01.1989

Авторы: Карелин, Решетняк

МПК: G11C 19/34, H03M 7/12

Метки: буферный, регистр

...формируется дополнительный (прямой) код исходного прямого (дополнительного) кода положительного числа,Если исходный код представляет собой отрицательное число, то на управляющий вход 15 каждого блока преобразования поступает с выхода 9 блока задания режима уровень "01, а на управляющий вход 14 с выхода 8 - уровень "1". При этом по третьему и четвертому входам подготавливаются первый и второй конъюнкторы, а по восьмому входу блокируется третийконъюнктор элемента И-ИЛИ 30. Пусть в исходном коде младшая единица находится в 3-м разряде, Тогда единичный уро 18674 5 10 15 20 25 30 35 40 45 50 55 вень с входа 19 ь появляется на выходах 20;+1-20 всех элементов И 29блоков 2;-2 , а на выходах всех элементов НЕ 28 в блоках 2 -2 появляется нулевой...

Номер патента: 928417

Опубликовано: 15.05.1982

Автор: Цирлин

МПК: G11C 19/00

Метки: буферного, памяти, регистра, ячейка

...1-й ячейки памяти является отсутствие (наличие) информации в основномтриггера (+1)-й ячейки памяти и наличие(отсутствие) информации в основном триггере ( - 1).й ячейки памяти. Для вспомогательного триггера 2 условия обратны приведенным,Сдвиг информации в основном и вспомогательном триггерах ячеек памяти буферного регистра приводит к тому, что основные триггеры ячеек , (+1) оказываются за. полнены информацией, а во всех вспомогательных триггерах этих ячеек памяти инфор.мация отсутствует. По мере распространекия такого состояния от п.й ячейки памяти буферного регистра к его первой ячейке памяти дополнительные триггеры этих ячеек . 15 20 25 30 35 40 45 50 памяти переводятся в состояние "01". Ус.ловием перехода дополнительного...

Номер патента: 905860

Опубликовано: 15.02.1982

Автор: Цирлин

МПК: G11C 19/00

Метки: буферного, памяти, регистра, ячейка

...и 3 подключены к шине 19, первый и второй входы элементов И-ИЛИ-НЕ 1 и 2 соответственно к шине 20, вторые входы элементов И-ИЛИ-НЕ 1 и 3 - к шине 21, третьи и четвертые входы элементов И-ИЛИ-НЕ 2 и 3 - к шине 22, пятые и шестые. входы элементов И-ИЛИНЕ 2 и 3 - к шине 23. Третий и четвертый входы элемента И-ИЛИ-НЕ 1 подключены к шине 24. Седьмые входы элементов И-ИЛИ-НЕ 2 и 3 и первый вход элемента И-ИЛИ-НЕ 13 соединены с шиной 25, восьмые входы элементов И-ИЛИ-НЕ 2 и 3 - с шинами 26 и 27, пятый вход элемента И-ИЛИ-НЕ 1 и второй вход элемента И-ИЛИ-НЕ 13 подключены к шине 28, третий и четвертый входы элемента И-ИЛИ-НЕ 13 соответственно к шинам 20 и 21. Вход элемента И-ИЛИ-НЕ 14 соединен о выходом элемента И-ИЛИ-НЕ 1, вы ходы элементов...