Буферный регистр

СООЭ СОВЕТСКИХЮЗМВЮМНВЮРЕОЪБ ЛИК 1 С 19/00 ОС АНИЕ ИЗОБРЕТЕНИ ЬСТВУ СИИ Н АВТОР ктироуры и микро-244. допол илычис исАРСТВЕННЫЙ КОМИТЕТ СССР АМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Алексенко А.Г. и др. Прованне радиоэлектронной аппарана микропроцессорах. М.: Радисвязь, 1984, с, 21-30.Соучек Б. МикропроцессорыЭВМ. М.: Сов. радио, 1979, с.(57) Изобретение относится кдительной технике и может быт1251180 А 1 пользовано при построении многопроцессорных вычислительных систем, Бу ферный регистр содержит блок тригге ров, блок выходных ключевых элементовтремя состояниями и управляющий блок, состоящий из элементов И, ИЛИ и ЗАПРЕТ. Изобретение позволяет повысить быстродействие регистра в режиме сквозной передачи информации с входа на выход благодаря введению дополнительного элемента И в управляющий блок, изменению связей между элементами управляющего блока и введению нительного управляющегоИзобретение относится к вы тисли, тельной технике и может быть исполь зовано при построении многопроцессорных вычислительных систем,.Цель изобретения - повытпение 5быстродействий буферного регистрапри использовании его н мкогогроцессорных системах.На чертеже приведена схема буферного регистра. ОРегистр содержит блок 1 триггеров,блок 2 ключевых элементов, первый 3и второй 4 элементы ЗАПРЕТ, первый 5и второй 6 элементы ИЛИ и первый 7 ивторой 8 элементы И. На чертеже обозначены также первый 9 и второй 10входы выборки регистра, вход 11 стробирования, вход 12 выбора режима,информационный вход 13, информационный выход 14 и вход 15 управления ре- бжимом работы регистра Вход 13 и выход 14 являются соответственно входной и выходной шинами данных.Регистр работает следующим обра 75зом.Если на вход 5 подана логическаяединица, регистр настраивается на работу в однопроцессорнои системе, Если на вход 2 при этом подается логиЗ/,ческий ноль, при подаче сигнала логической единицы на вход 1 стробирования производится запись информациин блок 1 триггеров с входа 13. Сигнал записи снимается с выхода первого элемента ИЛИ 5. ПредварительноеФормирование сигнала записи осуществляется вторым элементом ЗЛБРЕТ 4.Вывод информации производится при поДаче сигналов на входы 9 и 10 выборки, На Выходе первого элемента ЗЛПРЕТ 3 Формируется логическая единица.Логическая единица Формируется такжеи на выходе второго элемента ИЛИ 6,выход которого соединен с управляющим входом блока 2 ключевых элементов. Информация, ранее занесенная вблок 1 триггеров. выводится на выходную шину 14 данных. Если на вход выбора 12 режима подана логическая единица, при поступлении сигналон навходы 9 и 10 выборки на выходах элементов 3, 7, б и 5 в этом случаепоявляются логические единитщ. Осуществляется запись информации в блок1 триггеров с одновременной передачей ее на выходную шину 14 данных.Таким образом, н случае, когда навходе 15 управления режимом работы присутствует логическая единица, предлагаемььй регистр Функционирует аналогично прототитту.Если на вход 15 управления режимом работы подан логический ноль, регистр настраивается на работу в многопроцессорной системе. В этом случае входы 9 и 10 испоттьзуются для выборки регистра процессором-приемником информации, а входы 11 и 12 для выборки регистра процессором-источником информации. Гистемная шина данных процессора-источника информации подключается к чхоцной шине 13 данных, а системная птина данных процессора-приемника информации - к выходной шине 14 данных, В рассматриваемом режиме работы на выходах логических элементов 8 и 7 постоянно присутствует логический ноль, Работа регистра протекает следующим образом, роцессор-источник информации инициирует обмен, Для этого он вырабатывает сигналы выборки активного уровня, поступающие на входы 11 и 12. На выходе элемента ЗАПРЕТ 4 формируется логическая ециница, которая подается на первый вход элемента ИЛИ 5. На выходе последнего появляется логическая единица, которая вызывает запись информации с входной шины 13 данных н блок 1 триггеров Так осуществляется прием информации из процессора- источника информации н регистр, для считывания информации из регистра процессор-приемник информации нырабабывает сигналы активкого уровня, поступающие на входы 9 и 1 О устройства., На выходе элемента ЗЛПРЕТ 3 Формируется логическая единица, поступающая на вход элемента ИП 6. На выходе последнего прянляется логическая единица; которая вызывает открывание блока 2 ключевых элементов. Информация из блока 1 триггеров поступает ка выходную шину 14 данных, т.е. на системную шину данных процессора- приемника иийормации.Ф а р и у л а изобретенияБуферный регистр, содержащий блок триггеров, блок ключевых элементов, первый элемент ЗАПРЕТ, прямой и инверсный входы которого являются первым и вторым входами выборки буферного регистра, второй элемент ЗАПРЕТ, прямой и иннерсньпт входы которого явСоставитель А.ДерюгинТехред И.Гайдош Корректор И.Демчик Редактор А.Огар Тираж 543 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 11 3035, Москва, Ж, Раушская наб., д. 4/5Заказ 4419/51 Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 3 12511 ляются соответственно входами стробирования и выбора режима буферного регистра, первый и второй элементы ИЛИ и первый элемент И, причем входы первого элемента ИЛИ соединены с выхода-ми второго элемента ЗАПРЕТ и первого элемента И, а выход первого элемента ИЛИ соединен с входом записи блока триггеров, выход первого элемента ЗАПРЕТ соединен с первыми входами 1 О первого элемента И и второго элемента ИЛИ, выход которого соединен с управляющим входом блока ключевых элементов, информационный вход блока триггеров является информационным 80 4входом буферного регистра, выход блока триггеров соединен с входом блокаключевых элементов, выход которогоявляется информационным выходом буферного регистра, о т л и ч а ю -щ и й с я тем, что, с целью повышения быстродействия буферного регистра, в него введен второй элемент И,.выход которого соединен с вторымивходами первого элемента И и второго .элемента ИЛИ, первый вход соединен синверсным входом второго элементаЗАПРЕТ, а второй вход является входом .управления режимом работы буферного регистра,