Буферный регистр

(5)М, Кл. С 11 С 19/00 ФЬаударстеаииыЯ комитат СССР ио авлэм иэааретеииЯ и аткрытиЯДата опубликования описания 15.08,82(54) БУФЕРНЫЙ РЕГИСТР Изобретение относится к вычислительной технике и может быть исполь зовано для согласования различных устройств ЭВМ и внешних устройств.Известны буферные регистры, содержащие триггеры и тактовые шины и осуществляющие прием информации последовательным кодом, выдачу информации параллельным или последовательным кодом и сдвиг ее на один или несколько разрядов 1.Регистры построены как на отдельных логических элементах, так и могут быть выполнены на интегральных схемах. Управляющие сигналы подаются через отдельные логические элементы. При современных скоростях пе" редачи и обработки информации длина соединительных проводов должна быть минимальной, чтобы обеспечить необходимую устойчивость работы схемою. Поэтому целесообразнее все логические элементы, необходимые для Функционирования регистра, объединять в общую схему, изготавливаемую по интегральной технологии. При изготовлении интегральных схем возникает проблема выводов, так как стандартные корпуса интегральных микросхем имеют ограниченное количество выводов.Наиболее близким по техническойсущности к изобретению является однотактный буферный регистр, содержащий регистр сдвига, шины управле" ния и синхронизации и осуществляющий прием информации последовательным кодом, выдачу информации параллельным или последовательным кодом и сдвиг ее на один или несколько разрядов за один такт 1,21. Однако, при изготовлении данного регистра в интегральном исполнении он содержит большое количество внешних выводов, что ограничивает его область применения при проектировании устройств вычислительной техники ( ВТ), так как его слож35 3 95140но согласовать со стандартными элементами ВТ.Цель изобретения - упрощение регистра эа счет сокращения внешнихвыводов при сохранении его функциональных воэможностей,Поставленная цель достигаетсятем, что в буферный регистр, содержащий регистр сдвига, выходы которого являются выходами буферного 1 юрегистра, шины синхронизации и шинууправления, в него введены элементы,И, ИЛИ и НЕ, вход первого из которыхсоединен с первой шиной синхронизации, выход первого элемента НЕ соединен со входом второго элементаНЕ и с первым входом первого элемента И, второй вход которого соединен с выходом младшего разряда регистра сдвига, выход второго элемента НЕ соединен с первым входом второ-го элемента И, второй вход которогоявляется входом буферного регистра,выходы первого и второго элементовИ соединены со входами первого элемента ИЛИ, выход которого соединенс информационным входом регистрасдвига, входы второго элемента ИЛИсоединены с выходом второго элементаНЕ и с выходом третьего элемента ИЛИ,вход которого соединен со второйшиной синхронизации, первый входтретьего элемента И соединен с шинойуправления, второй вход третьего элемента И соединен с выходом третьего элемента ИЛИ, а выход третьегоэлемента И соединен с управляющимвходом регистра сдвига.На чертеже изображена функциональная схема предлагаемого буферногодорегистра.Он содержит элементы И 1, 2 и 3,элементы НЕ 4 и 5, элементы ИЛИ 6,7 и 8, регистр 9 сдвига, шины 10 и11 синхронизации и шину 12 управления,Предлагаемый регистр функционирует следующим образом;Информация поступает на вход регистра и через элемент И 2 и элементИЛИ подается на информационный входрегистра 9 сдвига. С элемента ИЛИ 7сдвигакщие синхроимпульсы записи поступают на вход синхронизации ( С )регистра 9, осуществляя поразрядный сдвиг содержимого регистра 9 при 55вводе. информации.0 шины 11 через элемент ИЛИ 8 сдвигающие синхроимпульсы считывания поО 1ступают на вход элемента ИЛИ 7 и далее на вход 0 регистра 9, а такжес выхода элемента ИЛИ 8 - на 1 один извходов элемента И 3, управляющегопереключением цепей сдвига регистра9 при выводе информации, Для управления переключением с шины 12 на одиниз входов элемента И 3 подается "единичный" или "нулевой" потенциал, При"нулевом" сигнале на управляющем входе регистра 9 по одному синхросигналу происходит сдвиг на один разряд,а при "единичном" - на восемь разрядов. При вводе информации, когдаотсутствуют сдвигающие синхроимпульсы считывания, возможен сдвиг лишьна один разряд,При отсутствии сдвигающих синхроимпульсов записи регистр 9 закольцован с выхода младшего разряда через элементы И 1 и ИЛИ 6 на информационный вход (0) регистра 9, а поэтому при выводе информация в регистре9 сохраняется и можно осуществлятьповторное считывание.Только при вводе информации в ре.гистр 9 сдвигающими импульсами записи происходит разрыв эакольцовкии стирание старой информации по мере заполнения регистра 9 новой информацией.Количество разрядов в регистре9 ограничивается возможностями технологии изготовления и целесообразностью, вытекаоцей из его назначения, и должно быть кратно восьми,Общее количество выводов с учетомпитания равно 14, что соответствует стандартным корпусам. Применение изобретения для обеспечения связи между устройствами ЕС ЭВМ и внешними устройствами позволяет строить различные устройства сопряжения при различных вариантах связи на стандартных узлах, обладающих высокой надежностью, обусловленной отработанной технологией изготовления регистров, и хорошей помехоустойчивостью, обусловленной минимальным количеством внешних связей.Минимальное количество используемых в процессе эксплуатации шин равно четырем,(без учета питающих) - один вход, один выход, синхроимпульс записи и синхроимпульс считывания, Шина 12 соединяется с одной иэ шин питания, обеспечивая сдвиг содержиформула изобретения НИИПИ Заказ 5958/59 Тираж 622 Подписно лиал ППП "Патент", г. Ужгород, ул. Проектная,5 95 мого регистра 9. на один разряд по каждому синхроимпульсу.При необходимости вывода байтами добавляется еще смесь шин. Таким об" разом максимальное их количество равно одиннадцати (без учета питающих)Заполнение буферного регистра, как и считывание информации с него, может осуществляться сразу или по частям. Считывание может быть многократным, что расширяет. Функциональные возможности регистра, позволяет строить схемы сопряжения с повышенной достоверностью передачи информации и применять регистр для построения запоминающих устройств без разрушения информации при считывании. Буферный регистр, содержащий ре гистр сдвига, выходы которого являются выходами буферного регистра, шины синхронизации и шину управления, о т л и ч а ю щ и й с я тем, что, с целью упрощения буферного регистра, в него введены элемент И ИЛИ и НЕ, вход первого из которых соединен с первой шиной синхронизации, выход первого элемента НЕ сое 1400 а.динен с входом второго элемента НЕи с первым входом первого элементаИ, второй вход которого соединен свыходом младшего разряда регистра5 сдвига, выход второго элемента НЕ соединен с первым входом второго элемента И, второй вход которого явля"ется входом буферного регистра, выходы первого и второго элементов Исоединены с входами первого элементаИЛИ, выход которого соединен с инФормационным входом регистра сдвига,входы второго элемента ИЛИ соединеныс выходом второго элемента НЕ и свыходом третьего элемента ИЛИ, входкоторого соединен с второй шиной синхронизации, первый вход третьего элемента И соединен с шиной управления,второй вход третьего элемента И сое"20 динен с выходом третьего элементаИЛИ, а выход третьего элемента И соединен с управляющим входом регистрасдвига,Источники информации,25 принятые во внимание при экспертизе1. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств."Советское радио", М., 1973, с, 111134.зо 2. Справочник по цифровой вычислительной,технике, под ред. Малиновского Б.Н, "Техника", Киев, 1974,с. 156-162 (прототип) .