Устройство для управления разрядным блоком полноточной памяти

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 28610 Сова Советских Социалистических Республик, Кл. 6 11 С 7/СО 07044824 и До оединением за пр осударственныи комите оеата Министров СССага опбликования описания 12.10.76(711 Заявитель К. Кадышев, Б. Ф. Лаврентьев, А. О. Тимофеев иЛенинградский ордена Ленина электротехническиим. В. И, Ульянова (Ленина) А. Шумиловинститут ЛЯ УПРАВЛЕНИЯ РАЗРЯДНЫМ БЛОКОМ ЛНОТОЧНОЙ ПАМЯТИ 54) УСТРО ЙСТ Целью изо стродействия достигается тельные зле 5 подключены другие соеди щимп шинам подключены10 На чертеже изображена блок-схема предложенного устройства.Оно содержит формирователи токов 1, входы которых соединены с выходами элементов И обратного кода 2 и элементов И пря мого кода 3, блок управления 4, вход которогоподключен к управляющей шине Обращение 5, дополнительные элементы И 6 и 7, выходы которых подключены ко входам ментов И 2. Один вход дополнительного 20 элемента И 6 подключен к выходу 8 блокауправления 4, другой вход - к управляющей шине Прием 9. Один вход дополнительного элемента И 7 подключен к выходу 10 блока управления 4, другой вход к управляющей 25 шине Выдача 11. Входы элементов И прямого кода 3 подключены к выходу 12 блока управления 4, Устройство содержит также кодовые шины прямого кода 13, которые подключены ко входам элементов И прямого 00 кода 3, а также кодовые шины обратного коИзобретение относится к запоминающимустройствам.Известно устройство для управления разрядным блоком полноточной памяти, содержащее блок управления, формирователи токов и логические элементы 11, которое требуе больших аппаратурных затрат. Наиболее близким к изобретению является известное устройство для управления разрядным блоком полноточной памяти, содержащее формирователи токов, входы которых соединены с выходами соответствующих элементов И, блок управления, вход которого подключен куправляющей шине Обращение 2. Нагрузкой формирователей являются разрядные шины блока памяти. Это устройство для управления разрядным блоком полноточной памяти функционирует одинаково как при приеме числа в память, так и при выдаче числа из памяти.Из-за этого в устройстве имеют место непроизводительные затраты времени, так как при записи числа в блок памяти первый такт в цикле обращения - такт считывания - является холостым, При выдаче числа из блока памяти во втором такте обращения - такте записи - выполняется регенерация обратного кода числа, ранее хранившегося в памяти.Длительность переходных процессов при регенерации всегда меньше, чем время, отводимое для записи,бретения является повышение бы- . Б предложенном устройстве это тем, что оно содержит дополниенты И, одни входы которых к гыходам блока управления, иены соответственно с управляю- и Прием и Выдача, а выходы ко входам элементов И,да 14, которые подключены ко входам элементов И обратного кода 2.Работает устройство в двух режимах - в режиме Обращение к блоку памяти с Приемом нового числа и,в режиме Обращение с Выдачей числа из блока памяти. При работе устройства в режиме Обращение с Приемом в блок управления 4 по шине 5 подают команду Обращение и по шине 9 - команду Прием. Физически команды могут быть либо импульсами, либо потенциалами соответствующей полярности. Одновременно с командами на кодовых шинах 13 и 14 всех разрядов устанавливается код числа, записываемого в блок памяти. В том случае, когда код данного разряда числа равен 1, на шине 13 устанавливают потенциал или импульс, открывающий элемент И 3, а на шине 14 - потенциал или импульс, закрывающий элемент И 2. В противном случае, когда код данного разряда числа равен О, на шине 13 устанавливают потенциал или импульс, закрывающий элемент И 3, а на шине 14 - потенциал или импульс, открывающий элемент И 2. Далее блок управления 4 вырабатывает импульс на выходе 8, который проходит через элемент И 6 и через элементы И 2, запускает формирователи токов 1 в соответствии с обратным кодом записываемого числа. Через интервал времени, достаточный для записи в блок памяти обратного кода числа, блок управления 4 вырабатывает импульс на выходе 12, который через элементы И 3 запускает формирователи токов 1 в соответствии с прямым кодом записываемого числа. При работе устройства в режиме Обращение с Выдачей числа из блока памяти в блок управления 4 по шине 5 подают команду Обращение и по шине 11 - команду Выдача: После промежутка времени, равного длительности такта считывания, на кодовых шинах 13 и 14 устанавливается код регенерируемого 5 числа. Далее блок управления вырабатываетимпульс на выходе 10, который проходит через элемент И 7 и через элементы И 2 запускает формирователи токов 1 в соответствии с обратным кодом записываемого числа. Че 1 О рез интервал времени, достаточный для регенерации в блоке памяти обратного кода числа, блок управления 4 вырабатывает импульс на выходе 12, который через элементы И 3 запускает формирователи токов 1 в соответст вии с прямым кодом записываемого числа. Формула изобретенияУстройство для управления разрядным бло 20 ком полноточной памяти, содержащее формирователи токов, входы которых соединены свыходами соответствующих элементов И,блок управления, вход которого подключен куправляющей шине Обращение, от л и ч а ю 25 щ е е с я тем, что, с целью увеличения быстродействия устройства, оно содержит дополнительные элементы И, одни входы которыхподключены к выходам блока управления,другие соединены соответственно с управляю 30 щими шинами Прием и Выдача, а выходыподключены ко входам элементов И,Источники информации, принятые во внимание при экспертизе:1. Авт. св,180856, М. Кл. ( 11 С 11/00,35 1965.2. Хранение информации в кибернетическихустройствах, Сб. под ред. Л. П, Крайзмера,М., Советское радио, 1969, с. 36, 628610Составитель В. РудаковТехред М. Семенов Редактор Л. Тюрина Корректор Е, Хмелева Типография, пр. Сапунова, 2 Заказ 2063(13 Изд. И 1609 Тираж 723 Подписное ЦНИИПИ Го.ударственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5