Усилитель считывания на кмдп=транзисторах
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1236549
Автор: Григорьев
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 50 4 б 11 С 7 00 1/1 ьОПИСАНИЕ ИЗОБРЕТЕНИЯ" р И А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ф Ю ьМ ЯР(71) Московский ордена Трудового КрасногоЗнамени инженерно-физический институт(54) УСИЛИТЕЛЪ СЧИТЫВАНИЯ НА КМДП-ТРАНЗИСТОРАХ(57) Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах для усиления сигналов считывания информации. Цель изобретения состоит в повышении чувствительности усилителя. Усилитель содержит два переключательных, цагрузочные транзисторы транзисторы обратной связи, ключевые транзисторы. Введение в устройство транзисторов обратной связи и ключевых транзисторов позволяет компенсировать разброс параметров плеч усилителя считывания, что позволяет повысить его чувствительность 2 ил.Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах для усиления сигналов считываемой информации,Цель изобретения - повышение чувствительности усилителя считывания.Схема усилителя считывания показана на фиг, 1, на фиг. 2 - временная диаграмма работы усилителя.Усилитель содержит первый 1 и второй 2 переключательные транзисторы р-типа, первь 1 й и второй нагрузочные транзисторы 3 и 5 1 О4 п-типа, первый 5 и второй 6 дифференциальУсилитель считывания работает следующим образом.В статическом режиме на управляющих входах 9 и 10 поддерживаются низкие уровни напряжения, соответствующие напряжению логического 0, а на дифференциальных входах 5 и 6 - напряжение логической 1. При этом транзисторы 3 и 4 открыты, а транзисторы 1, 2, 11 - 16 закрыные входы, первый 7 и второй 8 выходы, первый 9 и второй 10 управляющие входы, первый 11 и второй 12 транзисторы обратной связи р-типа, третий 13 и четвертый 1415 транзисторы обратной связи п-типа, первый 15 и второй 16 ключевые транзисторы п-типа, причем истоки первого 1 и второго 2 переключательных транзисторов объединены, сто ки соединены соответственно с первым 7 и 7 О вторым 8 выходами, которые соединены соответственно со стоками первого 3 и второго 4 нагрузочных транзисторов, истоки которых объединены, а затворы являются пер. вым 5 и вторым 6 дифференциальными входами, исток первого транзистора 11 обратной связи соединен со стоком третьего транзистора 13 обратной связи, затвором пер вого переключательного транзистора 1 и стоком первого ключевого транзистора 15, исток второго транзистора 12 обратной связи соединен со стоком четвертого транзистора 14 обратной связи, затвором второго переключательного транзистора 2 и стоком второго ключевого транзистора 16, истоки ключевых транзисторов 15 и 16 соединены с первым управляюгцим входом 9, исто- З 5 ками переключательных транзисторов 1 и 2 и затворами третьего 13 и четвертого 14 транзисторов обратной связи, истоки первого 3 и второго 4 нагрузочных транзисторов соединены с вторым управляющим входом 1 О, затворами первого 11 и второго 40 12 транзисторов обратной связи и затворами ключевых транзисторов 15 и 16, сток первого транзистора 11 обратной связи соединен с истоком третьего транзистора 13 обратной связи и со стоком второго нагрузочного транзистора 4, сток второго транзисто 45 ра 12 обратной связи соединен с истоком четвертого транзистора 14 обратной связи, а также со стоком первого нагрузочного транзистора 3. ты. В результате на выходах 7 и 8 также под держиьается напряжение логического 0, Поскольку транзисторы 11 и 12 оказываются в диодном включении (затворы объединены со стоками через открытые транзисторы 1 и 2), то напряжение на затворах транзисторов 1 и 2 находится в диапазоне от значения напряжения логического 0 до порогового напряжения транзисторов 11 и 12 р-типа.В режиме считывания информации (временная диаграмма на фиг. 2) в момент времени 10 на вход 10 подается высокий уровень напряжения 710, равный логической 1. Начинается первый этап - формирование компенсирующей разности выходных напряжений ЛЪ 7 пых.(11) = - Ч 7(11) - Ъ 78(11) с целью компенсации разброса параметров плеч усилителя,В известном устройстве реализация этого этапа без дополнительных элементов и связей невозможна, и чувствительность усилителя равнаЧср.= к Л 11где Л 11 - разность токов плеч известного усилителя, обусловленная разбросом параметров плеч усилителя, при разомкнутой обратной связи, когда затворы транзисторов 1 и 2 соединены со своими сгоками;К 1 - коэффициент, зависящий от параметров транзисторов усилителя.При этом транзисторы 11 - 14 обратной связи закрыты, а транзисторы 3, 4, 15 и 16 оказываются в диодном включении. К моменту 11 разность выходных напряжения становится равнойМ"цц. (11) = Ч 7 (11) - Ъ 8 (1)- к 211 - 1 оЛ 1с(2)где Л 12 - средняя за время (1 - 1,) разностьтоков плеч усилителя;с - емкость выходов усилителя;к 2 - коэффициент, зависящий от параметров транзисторов усилителя.В момент 1 начинается собственно считывание информации: на дифференциальные входы 5 и 6 подается разность потенциалов, соответствую 1 цая считываемой информации, напряжение 1711 устанавливается равным логической 1, а 17111 - логическому О. При этом транзисторы 11 в 14 обратной связи открываются, а транзисторы 15 и 16 закрывакпся. В схеме начинается регенеративный процесс, в результате которого на выходах 7 и 8 усилителя устанавливаются напряжения логического О и логической 1 в соответствии со считываемой информацией ( в соответствии со знаком входной разности потенциалов). В момент 2 начинается этап восстановления, и потенциалы устанав ливаются до значений статического режима.Таким образом, если до момента 1 через плечи усилителя протекал ток от входа 10 к входу 9, то после момента 1 направление тока изменяется на противоположное. Поэтому действие разности токов плеч Л 12, обусловленной разбросом параметров плеч, до момента 11, противоположно действию разности токов Л 11 плеч обусловленной разбросом параметров плеч после 1 ь Благодаря этому чувствительность усилителя повыша ется (значение Чср. уменьшается)1 ср.= к 1 Л 11 - сс Л живых (г)г (Я где а - коэффициент пропорциональности между чувствительностью усилителя и начальной разностью выходных потенциалов (на практике а= 1; ЛЪвы(1) определяется выражением (2) .Из выражений (1) и (3) следует, что предлагаемый усилитель по сравнению с известным обладает в М раз более высокой чувствительностью20- 1При а= 1; С= 1 пф; К 1= 1 кОм; К=-0,1 Л 12/Л 1 г=0,8; 1 - 1 р= 11 ис выигрыш составляет М= 8,3.25Формула изобретенияУсилитель считывания на КМДП-транзисторах, содержащий два переключательных транзистора р-типа и два нагрузочных транзистора, причем истоки переключательных транзисторов объединены и являются первым управляющим входом усилителя, стоки первого и второго переключательных9 транзисторов соединены с соответствующими стоками нагрузочных транзисторов и являются соответственно первьгм и вторым выходами усилителя, истоки нагрузочных транзисторов объединены, а затворы являются соответственно первым и вторым дифференциальными входами усилителя, отличающийся тем, что, с целью повышения чувствительности усилителя, в него введены первый и второй транзисторы обратной связи р-типа, третий и четвертый транзисторы обратной связи п-типа, первый и второй ключевые транзисторы п-типа, причем исток первого транзистора обратнои связи соединен со стоком третьего транзистора обратной связи, затвором первого переключательного транзистора и стоком первого ключевого транзистора, исток второго транзистора обратной связи соединен со стоком четвертого транзистора обратной связи, затвором второго переключательного транзистора и стоком второго ключевого транзистора, истоки ключевых транзисторов соединены с первыми управляющими входами, истоками переключательных транзисторов и затворами третьего и четвертого транзисторов обратной связи, истоки первого и второго нагрузочных транзисторов соединены с вторыми управляющими входами, затворами первого и второго транзисторов обратной связи и затворами ключевых транзисторов, сток первого .транзистора обратной связи соединен с истоком третьего транзистора обратной связи и со стоком второго нагрузочного транзистора, сток второго транзистора обратной связи соединен с истоком четвертого транзистора обратной связи и со стоком первого нагрузочного транзистора.1236549 В. Горрес омнтетаоткрыт кая наб д, тл. ПРедактор А. СабоЗаказ 3014/55ВНИИПпо113035 МФилиал ППП оноваКорректор С ЧернГ 1 одпнсноеСССРийд 45роектная, 4
СмотретьЗаявка
3785125, 25.08.1984
МОСКОВСКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ ИНЖЕНЕРНО ФИЗИЧЕСКИЙ ИНСТИТУТ
ГРИГОРЬЕВ НИКОЛАЙ ГЕННАДЬЕВИЧ
МПК / Метки
МПК: G11C 7/06
Метки: кмдп=транзисторах, считывания, усилитель
Опубликовано: 07.06.1986
Код ссылки
<a href="https://patents.su/4-1236549-usilitel-schityvaniya-na-kmdptranzistorakh.html" target="_blank" rel="follow" title="База патентов СССР">Усилитель считывания на кмдп=транзисторах</a>
Предыдущий патент: Адресное устройство
Следующий патент: Буферное запоминающее устройство
Случайный патент: Газопоглотитель