Цифровой фильтр

СОЮЗ СОВЕТСНИХООУЦКМНЕСНИКРЕСА% ЛИН С 1 Е аиа)Н 03 Н 17/06 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕ.ГЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРП 0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССРВ 1037417, кл. Н 03 Н 17/06, 1982.Авторское свидетельство СССРВ 1059670, кл. Н 03 Н 17/06, 1982.ТИИЭР, т. 69, 1981, В 3, с. 40.(57) Изобретение относится к радиотехнике и может использоваться прициФровой обработке сигналов. Цельизобретения - повышение надежности.В блоке 1 постоянной памяти записаны Я коэф. Ь. Отсчет входной последовательности Х(0) поступает во второй буферный регистр (БР) 4 и далеена перемножитель 3. На другой входперемножителя 3 с блока 1 постоянной памяти через первый БР 2 поступают значения коэффициентов Ь. Результат перемножения через четвертый БР 7 поступает на сумматор 5, Вычисленное значение через третий БР 6записывается по соответствующемуадресу в блок 8 оперативной памяти(БОП). После перемножения отсчетана все И коэф. Ь и обработки этихзначений по адресу (В " 1) БОП 8запишется первое слагаемое первогоистинного. значения выходной последовательности 1(и ). Затем во второйБР 4 заносится следующий отсчет иосуществляется аналогичная обработка. По окончании обработки Х(1)отсчета по адресу (Н - 2 ) БОП 8 записывается сумма двух слагаемых первого истинного значения выходнойпоследовательности, поступающегочерез пятый БР 9 на другой вход сумматора 5. По окончании обработки последнего отсчета Х(Я - 1) по нулевому адресу БОП 8 запишется первоеистинное значение выходной последовательности, поступающее через пятыйБР 9 и блок 10 элементов И на выход.1Изобретение относится к радиотехнике и может быть использовано в системах цифровой обработки сигналов.Цель изобретения - повышение надежности.На чертеже приведена структурная элеКтрическая схема цифрового фильтра.Цифровой фильтр содержит блок 1 постоянной памяти, первый буферный регистр 2, перемножитель 3, второйбуферный регистр 4, сумматор 5, третий и четвертый буферные регистры 6 и 7, блок 8 оперативной памяти, пятый буферный регистр 9, блок 10 элементов И и блок 11 формирования тактовых импульсов.Цифровой фильтр работает следующим образом.Пусть число членов импульсной характеристики Ь(п), необходимое для обеспечения требуемого качества фильтрации и записанное в ячейки блока 1 постоянной памяти, равно М, т,е. П = О, 1, 2, , М - 1.В реальных процессах входная последовательность Х(ш) гораздо длиннее Ь(п )т.е.;при ш = О, 1, 2, М - 1 чаще всего М ) М, В цифровом фильтре используется. один из известных методов вычисления свертки длинной последовательности, а именно. метод перекрытия с суммированием частичных сверток Б секций длинной последовательности, причем хорошиеМрезультаты получаются при БМДлина каждой из частичных свертокпри этом равна (2 М - 1 ) отсчетам,т,.е. имеется участок длиной в (М1) отсчетов, на котором две соседние частичные свертки перекрываются, поэтому их отсчеты на участиеперекрытия нужно сложить. Истинные . значения выходной посгудовательнос,. ти фильтра будут после обработки(М - 1)-го входного отсчета.В исходном состоянии все буферныерегистры 2, 4, 6, 7, 9 и ячейки блока 8 оперативной памяти, состоящегоиз М ячеек, обнулены. По приходупервого Х(0) отсчета входной последовательности Х(ш) на вход второгобуферного регистра 4 блок 11 формирования тактовых импульсов сигналомс четвертого выхода записывает Х(0)во второй буферный регистр 4, одновременно на первом выходе формируется адрес коэффициента Ь(0) и сигна 40 45 произведений Я Х(т) ф Ь(п - ш) первогоистинного значения выходной последовательности 1(и ). После этого сигналом с четвертого выхода блока 11 вовторой буферный регистр 4 записывается следующий отсчет Х(1) входнойпоследовательности Х(ш), одновременно на первом выходе формируется адрескоэффициента Ь(0) и сигналом с второго выхода Ь(0) записывается в пер 50 55 вый буферный регистр 2. На шестомвыходе блока 11 устанавливаетсяпервый адрес (А 1) блока 8 оперативной памяти, на седьмом выходе состояние "Считывание", а на первом -адрес коэффициента Ь(1). По окончании времени умножения произведение(Х(1) Ь(0 ) сигналом с пятого выходаблока 11 записывается в четвертый лом с второго выхода Ь(0 ) записывается в первый буферный регистр 2.Таким образом, после первого тактана входах перемножителя 3 появляются значения Ь(0 ) и Х(0), Пока идетвремя умножения на первом выходеблока 11 формируется адрес следующего коэффициента Ь(1). По истечениивремени, необходимого для умножения,которое при любой элементной базебольше времени выполнения остальныхопераций в устройстве, произведениеХ(0) Ь(0 ) сигналом с пятого выходаблока 11 записывается в четвертый 15 буферный регистр 7, одновременно сэтим в первый буферный регистр 2сигналом с второго выхода блока 11записывается следующий коэффициент .Ь(1) и на шестом выходе блока 11 20устанавливается нулевой адрес (АО)блока 8 оперативной памяти, а напервом выходе блока 11 устанавливается адрес коэффициента Ь(2 )После прохождения произведенияХ(0) Ь(0) через сумматор 5 (на еговторых входах в это время нули, т.е.пятый буферный регистр 9 обнулен)сигналом с третьего выхода блока 11произведение Х(0) Ь(0) записываетсяв третий буферный регистр 6 и прии 1знаком Запись на седьмом выходеблока 11 переписывается в нулевойадрес (АО) блока 8 оперативной памяти. Аналогично происходит процессобразования и прохождения остальныхпроизведений (Х(0)" Ь(п ) до тех пор,пока по адресу А(М - 1) блока 8 оперативной памяти не будет записанопроизведение Х(0) Ь(М - 1), котороеявляется первым слагаемым суммы1 О 15 20 25 30 35 40 45 50 55 буферный регистр 7, одновременно сигналом с восьмого выхода в пятый буферный регистр 9 записывается содержимое первого адреса Л 1 блока 8 оперативной памяти и сигналом с второго выхода в первый буферный регистр 2 записывается коэффициент Ь(1). Пока на перемножителе 3 вычисляется произведение Х(1)фЬ(1)., а на сумматоре 5 сумма Х(1) Ь(0) + +(А 1 = Х(1) Ь(0) + Х(0)Ь(1), на шестом выходе блока 11 устанавливается значение нулевого адреса блока 8 оперативной памяти. По окончании времени сложения в третий буферный регистр 6 сигналом с третьего выхода блока 11 записывается сумма Х(1)Ь(0 )+ + Х(0 )фЬ(1 ), сразу после этого на шестом выходе блока 11 устанавливается значение адреса А 2 блока 8 оперативной памяти и одновременно на седьмом выходе состояние Запись меняется наСчитывание", а на первом выходе блока 11 устанавливается адрес коэффициента Ь(2). По окончании времени умножения произведение Х(1)фЬ(1) сигналом с пятого выхода блока 11 записывается в четвертый буферный регистр 7. Одновременно сигналом с восьмого выхода в пятый буферный регистр 9 записывается содержимое второго адресаА 2 блока 8 оперативной памяти и сигналом с второго выхода в первый буферный регистр 2 записывается коэффициент Ь(2 ). Пока вычисляется очередное произведение и сумма, на шестом вы ходе блока 11 устанавливается значение адреса АО блока 8 оперативной памяти, после чего установкой на седьмомвыходе состояния "Запись". сумма Х Ь(0) + Х(0) Ь(1) записывается по адресу АО. В общем случае обработку отсчета Х(1) входной последовательности Х(в) условно можнопредставить в следующем виде: Х(1)хх Ь(п) + (А(п + 1- Лп, где 1 = держимое адреса; знак " ." обозначает операцию записи. По окончанииобработки отсчета Х(1) по адресу А(М - 2 ) будет записана частичнаясумма (двух слагаемых) первого истинного значения выходной последовательности У(п), а по адресу А(М -1) будет записано произведение Х(1) Ь(М - 1), так как адреса АХ в блоке 8 оперативной памяти нет иимеется в виду при этом ( АБ ) = О. Это произведение Х(1). Ь(М - 1) является первым слагаемым суммы, определяющей первый член перекрывающего участка частичной свертки нулевой секции входной последовательности Х(ш), где ш = О, 1, , М1 с первой секцией Х(т), вМ, М + 1, , 2 М - 1. Все последующие отсчеты нулевой секции входной последовательности обрабатываются так же как и Х(1). После обработки последнего отсчета Х(М - 1) нулевой секции входной последовательности по нулевому адресу будет записано первое истинное значение У(0 ) выход. ной последовательности У(п ), в адресах А(1), А(2), , А(М - 1) все значения частичной свертки перекрывающегося участка нулевой секции с первой секцией. Поэтому перед считыванием первого отсчета Х(М)первой секции блок 11 по шестомувыходу устанавливает нулевой адрес,по седьмому - признак Считывание",по восьмому записывает АО в пятыйбуферный регистр 9 и по девятомувыходу выдает разрешение на вторыевходы блока 10 элементов И для прохождения на выход значения У(0).После этого во второй буферный регистр 4 записывается значение Х(М)и обрабатывается аналогично Х(М - 1 )с выдачей после обработки иавыход второго отсчета11) выходной последовательности и т.д.до обработки последнего отсчета Х 1 - 1) входной последовательности Х 1Статические регистры, в качестве буферных, обеспечивают конвейерную обработку входной последовательности отсчетов, когда все .операции обработки совмещены по времени с операцией умножения, что отличает предлагаемый цифровой фильтр от известных быстродействием, простотой и экономичностью. Для получения в фильтре низкой частоты частотной характеристики с полосой пропускания 0-45 Гц, переходной полосой 45-150 Гц и частотой следования входной последовательности 10000 Гц необходимо было испольэовать М = 263 коэффициента импульсной характеристики. В прототипе это потребовало применения 2 М = 526 сдвиговых регистров, что на два порядка больше, чем в предлагаемом устройстве.1218454 Составитель А.ОсиповичТехред О.Неце Корректор М.Демчик Редактор М.Дыпын Заказ 1138/60 Тираж 818 ПодписноеВИИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Филиал ППП "Патент", г, Ужгород, ул.Проектная, 4 Формула и з о б р е т е н и я Цифровой фильтр, содержащий последовательно соединенные блок постоянной памяти, первый буферный регистр и перемножитель, между вторым входом которого и входом цифрового фильтра включен второй буферный регистр, последовательно соединенные сумматор и третий буферный регистр, а также блок оперативной памяти, блок элементов И,. выход которого является выходом цифрового фильтра, и блок формирования тактовых импульсов, первый, второй, третий и четвертый выходы которого подключены к входу считывания блока постоянной памяти, входу записи первого буферного регистра, входу записи третье" го буферного регистра и входу записи второго буферного регистра соответственно, о т л и ч а ю щ и й с ятем, что, с целью повышения надежности, в него введены четвертый буферный регистр, включеннный междувыходом перемножителя и первым входом сумматора, и пятый буферный регистр, включенныймежду выходомблока оперативной памяти и первым 10 входом блока элементов И, объединенным с вторым входом сумматора, причем вход блока оперативной памятиподключен к выходу третьего буферного регистра, а вход записи четверто го буферного регистра, входы записии считывания блока оперативной памяти, вход записи пятого буферногорегистра и второй вход блока элементов И соединены с пятым, шестым, 20 седьмым, восьмым и девятым выходамиблока формирования тактовых импульсовсоответственно