Многоканальный формирователь серий импульсов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК РЦ 4 Но ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРУ 690619, кл. Н 03 К 5/156, 1979.Авторское свидетельство СССРУ 873399, кл, Н 03 К 5/156, 1981.(54) (57) МНОГОКАНАЛЬНЫЙ ФОРМИРОВАТЕЛЬ СЕРИЙ ИМПУЛЬСОВ, содержащийгенератор импульсов, М триггеров,делитель частоты, блок управления,коммутатор, о т л и ч а ю щ и йс я тем, что, с целью расширенияфункциональных возможностей,в неговведены блок оперативной памяти ираспределитель импульсов, вход котоЯО 3 4077 А рого соединен с выходом генератора импульсов, а 8 -выходы соединены соответственно с С -входами Й триг геров и с адресными входами блока оперативной памяти, первый выход распределителя импульсов соединен с С-входом делителя частоты, адресные и информационные входы блока оперативной памяти соединены с соответствующими выходами блока управления, а вход управления блока оперативной памяти подключен к управляющему выходу блока управления, выходы блока оперативной памяти соеди. нены с управляющими входами коммутатора, выход коммутатора соединен с П-входами й триггеров, информационные входы коммутатора подключены к выходам делителя частоты.. Изобретение относится к импульс-ной технике н может быть использовано в многоканальных цифровых преобразователях, измерительных приборах, системах автоматического управления и системах передачи данных.Цель изобретения - расширение функциональных возможностей Формиро" вателя за счет одновременного формирования нескольких серий импульсов и программирования параметров - частоты следования импульсов на заданном выходе Формирователя.На Фиг.1 представлена блок-схема многоканального формирователя серий импульсов на Фиг.2 - реализация блока управления многоканального формирователя серий импульсов" на Фиг,З - временные диаграммы работы многоканального Формирователя серий импульсов.Многоканальный Формирователь серий импульсов содержит (Фиг.1) Г 1 триггеров 1.11.п, генератор 2 импульсов, делитель 3 частоты, блок 4 управления, коммутатор 5, распределитель 6 и блок 7 оперативной памяти, выходные шины 8.1 8.п, вход 9 задания режима работы блока 7 оперативной памяти, поступающего с блока 4 управления , причем выход генератора 2 импульсов через распределитель 6 соединен с С-входами триггеров 1, с адресными входами блока 7 и С-входом делителя 3 частоты, выходы которого соединены с информационными входами коммутатора 5, управляющие входы которого соединены с выходами блока 7, информационные входы которого соединены с выходами блока 4 управления, выход коммутатора 5 соединен с 0-входами триггеров 1. Блок 4 управления (фиг.2) содержит регистр 10 задания значений частоты следования импульсов, регистр 11 задания номера канала, первую 12 и вторую 13 группы элементов И и элемент ИЛИ 14, причем выходы регистра 10 соединены с первыми входами элементов И группы 12, вторые входы которых соединены с выходом элемента ИЛИ 14, выходы регистра 11 соединены через элементы И группы 13 с входами элемента ИЛИ 14, вторые входы элементов труппы И 13 соединены с выходами блока 6. Многоканальный формировательсерий импульсов работает следующим,образом.На вход 9 блока 7 с блока 4 управления поступает нулевой уровеньсигнала, обеспечивающий режим счи"тывания информации с блока 7 оперативной памяти, Генератор 2 импульсов формирует серко импульсов О (Фиг,Зп), которая поступает на входраспределителя 6. Последний в своюочередь Формирует на своих выходахГ 1 неперекрывающихся серий импульсов (Фиг.36,Ь) единичного уровня.15 Один из выходов распределителя 6подключен к входу Г 1-разрядного делителя 3 частоты, в результате чегопод воздействием импульсов единичного уровня (Фиг.З 3), формируемых 20 распределителем 6, переключаютсяразряды Г 1-разрядного делителя 3частоты (фиг.З е;и).Импульсы единичного уровня свыходов распределителя 6 поступают 25 на адресные входы блока 7и на С-входы соответствующих триггеров 1.1,,1.п, подготавливая ихк приему информации. При этом первому выходу распределителя 6 соответствует нулевая ячейка блока 7оперативной памяти и первыйтриггер 1.1, второму выходу распределителя 6 - первая ячейкапамяти блока 7 оперативной памятии второй триггер 1.2 и т.д., т.е, 35Г 1-му выходу распределителя 6 соответствует последняя ячейка памятиблока 7 и Г 1-,й триггер 1.п. Единичный уровень очередного импульса выхода распределителя 6 на адресном входе блока 7 оперативной памяти выбирает и считывает его соответствующую ячейку, в которой хранится код подключаемого выхода Б-разрядного делителя 3 частоты. Этот код с выходов блока 7 оперативной памяти поступает на управляющие входы коммутатора 5 и подключает заданный кодом выход Г 1-разрядного делителя частоты к Э-входам триггеров 1.11.п. При этом на выходе коммутатора 5 уровень сигнала соответствует состоянию подключенного в данный момент времени выхода Г 1-разрядного делителя 3 час"тоты (фиг.Зи).Состояние выхода коммутатора 5 регистрируется в том из триггез 1 ров 1.1,1.п, на С-входе которого в данный момент времени имеется единичный уровень сигнала. В момент формирования заднего фронта этого сигнала на С-входе соответствующего триггера 1 состояние сигнала выхода коммутатора 5,а следовательно, заданного выхода Я-разрядного делителя частоты, запоминается в триггере 1 и хранится там до момента очередного цикла записи в этот же триггер 1. Так как период повторения импульсов на выходах распределителя 6 меньше, чем период повторения импульсов на любом из выходов В-разрядного делителя 3 частоты, то частота изменения состояний триггеров .11.п при перезапи 184077 4си в ннх состояний выходов Я-разрядного делителя Э частоты равначастоте переключения соответствующих раэрядов последнего.Управление работой коммутатора5 осуществляется в результате подачи на его управляющие входы сигналов, закодированных в позиционномили в двоичных кодах.10Задание параметров, формируемых серий импульсов, производится прн.,помощи блока 4 управления и блока 7 оперативной памяти.Парамет Рами формируемых серий импульсовявляются частота следования импульсов и номер выхода формирователя (номер канала).