Устройство для сопряжения разноскоростных вычислительных устройств

(51 у 4 Й номитет ссс РЕТЕНИЙ И ОТНРЪТОСУДРСТЕНН ПО ДЕЛАМ ИЗО ОПИСАНИЕ ИЗОБРЕТ МУ СЗИДЕТЕЛЬСТ 3 тут инженероорта льство ССС /04, 1982. ство СССР /04, 1979. Об. М(71) Куйбышевский инстжелезнодорожного транс(54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯРАЗНОСКОРОСТНЪХ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ, содержащее первый триггер,первый и второй элементы задержки,блок памяти, реверсивный счетчик, .дешифратор нуля, счетчики записи исчитывания, две группы элементов И,группу элементов ИЛИ, выходы которыхсоединены с адресным входом блокапамяти, а первые и вторые входы элементов ИЛИ группы соединены соответственно с.выходами элементов Ипервой и второй групп, первые входыэлементов И первой группы соединены с выходами соответствующих разрядов счетчика записи, вторые входыэлементов И первой группы объединены между собой и соединены с входом первого элемента задержки, счетным входом счетчика записи и суммирующим входом реверсивного счетчика,вычитающий вход которого соединен сосчетным входом счетчика считывания,с входом второго элемента задержкии с первыми входами элементов Ивторой группы, выход реверсивногосчетчика соединен с входом дешифратора нуля, а вход считывания устройства соединен с первым входом пер 801183975 вого триггера, выходы первого и второго. элементов задержки соединенысоответственно с входами записи исчитывания блока памяти, выход которого является информационным выхо.дом устройства, выход счетчика считывания подключен к вторым входамэлементов И второй группы, о т л ич а ю щ е е с я тем, что, с цельюрасширения области применения, вустройство введены регистр, второйи третий триггеры, два элемента НЕ,третий и четвертый элементы задержкии элемент И, первый и второй входыкоторого соединены соответственнос выходом дешифратора нуля и выходом первого триггера, второй входкоторого подключен к выходу третьего элемента задержки, вход которогосоединен с выходом второго эле-мента задержки, а вход записи устройства соединен с первым входом второго триггераи с входом стробирования регистра, информационный вход которого является информационным входомустройства, а выход регистра подключен к информационному входу блока памяти, выход элемента И подключен к,первому входу третьего триггера,второй вход которого соединен с выходомвторого триггера, а первый и второйвыходы третьего триггера соединенысоответственно с входами первого ивторого элементов НЕ, выходы которыхподключены к входам второго и первогоэлементов задержки, выход первого элемента задержки соединен с входом четвертого элемента задержки, выход кото.рого соединен с вторым входом второготриггера.Изобретение относится к вычислительной и информационно-измерительной технике и может найти применение для организации обмена информацией между устройствами, работающими с разной скоростью.Целью изобретения является расширение области применения устрой: ства.На чертеже представлена структурная схема предлагаемого устройства.Устройство содержит элементы 1 памяти группы, элементы И 2 группы, второй элемент 3 задержки, счетчик 4 считывания, реверсивный,счетчик 5, первый триггер 6, первый элемент 7 задержки, счетчик 8 записи, дешифратор 9 нуля, элементы 10 И второй группы, элементы И 11 первой группы, элементы ИЛИ 12 группы, управляющие входы 13 записи и входы 14 считывания устроства, информационные входы 15 и выходы 16 устройства, блок 17 памяти с первым 18, вторым 19 управляющими и адресным 20 входами, вто 25 рой триггер 21, регистр 22, элемент И 23, четвертый 24 и третий 25 элементы задержки, третий триггер 26, выполненный на элементах 27 и 28 И-НЕ, первый 29 и второй 30 элемен тш НЕ.Устройство работает следующим образом.В исходном состоянии счетчики 8 и 4, реверсивный счетчик 5, триг геры 6 и 21 обнулены, на адресном входе 20 блока 17 памяти находится потенциал, соответствующий "0"на выходе дешифратора 9 находится запирающий потенциал. 40При поступлении на вход 15 параллельного кода на .вход 13 приходит сигнал, который заносит код со входа 15 в регистр 22 и устанавливает триггер 21 в единичное состояние, 45 означающее запрос на запись информации в блок .17 памяти устройства. Запрос на запись высоким потенциаломпоступает на второй вход триггера26, и если к этому моменту на первом входе данного триггера отсутствует запрос на считывание, то на его втором выходе устанавливается низкий потенциал, а на выходе элемента 30 НЕ - сигнал записи, 55 по которому информация переписывается иэ регистра 22 в блок 17 памяти по нулевому адресу. Код адреса, по которому происходит запись, подается на вход 20 блока 17 памяти с выхода счетчика 8 через элементы И 11. Длительность сигнала записи на входе 19 блока 17 определяется элементом 24 задержки. По сбросусигнала записи запись кода в блок 17 памяти завершается, содержимое счетчика 8 и реверсивного счетчика 5 увеличивается на единицу. На этом завершается цикл обслуживания запроса записи.При поступлении следующего кода на вход 15 и сигнала на вход 13 цикл обслуживания запроса записи повторяется.При подаче на вход 14 сигнала считывания триггер 6 устанавливается в единичное состояние, означающее запрос на считывание информации иэ блока 17 памяти устройства. Запрос на считывание при наличии на первом входе элемента 23 И разрешающего потенциала с выхода дешифратора 9 нуля поступает через этот элемент И на первый вход триггера 26, и если к этому моменту на втором входе данного триггера отсутствует запрос на запись, то на его первом выходе устанавливается низкий потенциал, а на выходе элемента 39 НЕ - сигнал считывания. Этот сигнал с задержкой, обеспечиваемой элементом 3 задержки, поступает на вход 18 блока 17 памяти, разрешая считывание информации и выдачу кода на выход 16 данного блока. Причем код первого адреса (нулевой), по которому происходит считывание, подается с выхода счетчика 4 через элементы 10 И группы. Длительность сигнала считывания на входе 18 блока 17 определяется элементом 25 задержки. По сбросу сигнала считывания считывание из блока памяти завершается, содержимое счетчика 4 увеличивается, а реверсивного счетчика 5 уменьшается на единицу. На этом завершается цикл обслуживания запроса считывания. При поступлении на вход 14 устройства следующего считывающего сигнала цикл обслуживания запроса считывания повторяется.При считывании всей информации из блока памяти содержимое реверсивного счетчика становится равным нулю, вследствие чего дешифратор 9 нуля формирует сигнал, блокирующий11839элемент 23 И. Поступивший после этого в устройство запрос на считывание не обслуживается, но хранится в триггере 6,После записи хотя бы одного кода блокировка снимается и разрешается обслуживание поступившего ранее запроса на считывание.Если сигнал считывания на вход 14 устройства приходит во время обслужи- О вания запроса записи, сигнал запроса считывания блокируется до окончания обслуживания запроса записит.е. до сброса триггера 21. После сброса триггера 21 начинается цикл обслужи- Ц вания запроса считывания. Аналогично, если сигнал записи на вход 13 устройства поступает во время обслуживания запроса считывания, то обслуживание запроса записи начнется после О окончания обслуживания запроса считывания, т.е, после сброса триггера 6.При одновременном поступлении сигналов записи и считывания триггер 26 устанавливается в одно из двух сос тояний. Пусть, например, это будет состояние, когда на выходе элемента 28 И-НЕ устанавливается потенциал 75 4логического нуля, выдаваемый с выхода элемента 30 НЕ как потенциал обслуживания запроса записи. По окончании цикла обслуживания запроса записи триггер 21 будет установлен в нулевое состояние, разрешая тем самым выполне- ние цикла обслуживания запроса считывания. По концу цикла обслуживания запроса считывания триггер 6 также устанавливается в нулевое состояние. На этом процедура обслуживания одновременно поступивших в устройство запросов на запись и считывание информации завершается.Таким образом, предлагаемое устройство осуществляет прием и выдачу информации без искажений при любом временном расположении друг относительно друга сигналов записи и считывания на входе устройства, в том числе и при их совпадении, Нормальная работа устройства не нарушается и при попытке считывания из устройства, когда информация в нем отсутствует.Тем самым повышается функциональная надежность устройства для сопряжения при незначительном усложнении конструкции.Составитель Г, Стернинактор П. Коссей Техред С Яигунова Корректор Т, Ко 72/49 ка 13035,Патент", г. Ужгород, ул. Проектн Тираж 709Государственногоелам изобретений иМосква, Ж, Рауш Подписноомитета СССРоткрытийкая наб.,д. 4/5