Формирователь сигнала выборки шины матрицы накопителя

Э СОВЕТСНИХЦИАЛИСТИЧЕСНИХСПУБЛИН ЗШ Н 03 К 19/08 ПИСАНИЕ ИЗОБРЕТАВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ н екоеци а ТЕ екэмиъ выходной рого соединена эмиттер ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ:теры поцключены к соответстввходным шинам формирователя,транзистор, коллектор котос шиной источника питания,подключен к выходной шине формирова-, теля, цва резистора, первые вывоцы которых обьецинены, второй вывод первого резистора соединен с базой выхоцного транзистора, второй вывод второго резис тора соединен с шиной источника питания, о т л и ч а ю щ и й с я тем, что с целью увеличения быстроцействия, в него введены два транзистора, цва диоца и источник тока, причем коллектор первого введенного транзистора соецинен с шиной источника питания, база соецинена с первыми выводами резисторов, а эмичф тер - с базой второго введенного тра зистора и анодом первого диода, колл тор второго ввеценного транзистора с нен с базой выхоцного транзистора, а эми тер - с коллекторами И транзисторов, като первого диоца соецинен с базами И тран аисторов и аноцом второго диода, катод ,которого соединен с источником тока.,Изобретение относится к вычислитель- ной технике и прецнаэначено пля использо вания в качестве одного иэ элементов управления матрицей памяти интеграль ного запоминающего устройства.5Известен И вхоповой ЭСЛ дешифратор для выбора одной из 2" комбинаций, который состоит иэ И инверторов; каждый из которьж содержит в себе пва эмиъ терно связанных транзистора и источник 1 О тока, подсоединенный к связанным эмичь терам. Дополнительные парафазные выход ные сигналы получаются соответственно на коллекторах-двух транзисторов. Дешиф ратор соперкит также 2 И,И входных пио 15 да, объединенных в Я-вентили, каждый из которых имеет выходной эмиттерный повторитель, на котором формируется сиг- нал выборки или невыборки строки или столбца матрицы накопителя Ц20Недостатком данного пешиАратора являются высокие логические перепады вего узлах и как следствие недостаточновысокое быстропействие,25Известен формирователь сигнала вьборки шины матрицы накопителя; состоящий иэ И транзисторов, объединенных вИ -вентили, базы которых обьепинены ипопсопеинены к двум резисторам: первому и второму. Второй вывод первого реэнстора подсоединен к источнику питания,второй вывод второго резистора попсоединен к выводу, к которому подключеныобъепиненныв коллекторы л транзисторов,а также вывод базы транзистора формирователя, эмиттвр которого попключен кшине накопителя, а коллектор подключенк шине источника питания, Эмиттеры И.транзисторов имеют выводы, которые подключены к шинам пешифратора2.Недостатком укаэанного формирователя,связанным с его быстродействием, являеъм то, что один иэ резисторов включенпараллельно переходам б к И транэисторов, вследствие чего из ва возмож 45ности насьпцения транзисторов большуючасть логического перепада, которыйопределяет быстродействие, необходимоформировать на резисторе, соединенном сшиной источника питания, что увеличива Оет перепад на базе И транзисторов и соответственно перепап на эмиттерах этихтранзисторов. Снижение быстродействияпроисходит также из-еа наличия большойемкости в коллекторном узле И транэисторов, подсоединенной непосредственно кбаэв формирователя и как следствиебольшой постоянной времени в этом узле,в котором создается основной логическийперепад.111 ель изобретения - повышение быстродействия,Указанная цель достигается тем, чтов формирователь, содержащий 0 транзисторы, коллекторы и базы которых объединены, а эмиттеры подключены к соответствуюшим входным шинам формирователя, выходной транзистор, коллектор которого соединен с шиной источника питания, а эмиттер подключен к выходнойшине формирввателя два резистора, первые выводы которых объединены, второйвывод первого резистора соединен с базой выходного транзистора, второй выводвторого резистора соединен с шиной источника питания, введены два транзистора,.два диода и источник тока, причем коллектор первого введенного транзисторасоединен с шиной источника питания, базасоединена с первыми выводами реэисторов, а эмиттврс базой второго вввденффного транзистора и анодом первого диода,коллектор второго введенного транзисторасоединен с базой выходного транзистора,а эмиттер с коллекторами И транэисторов, катод первого диона соединен с баэами И транзисторов и анодом второго,диода, катод которого соединен с источн ик ом токае На чертеже представлена принципиаль ная электрическая схема предлагаемого формирователя.Формирователь соперкит И транэисто ров 1-1 - 1-И, эмиттеры которых поп ключены к входным шинам фррмироватвля 2-1 - 2-и, выходной транзистор 3,эмиттвр которого подключен к выходной шине 4 формирователя, первый 5 и вто рой 6 резисторы, дополнительно введенные первый 7 и второй 8 транзисторы,. первый 9 и второй 10 диоды, источник 11 тока, коллекторы выходного транзистора 3 и транзистора 7, прв этом вывоп реза тора 6 соединен с шиной источника 12 питания.В дешифраторе строк и столбцов мат рицы накопителя входные шины формирователей подключаются к одному иэ коллекторов соответствующих эмиттврно связан ных попарно транзисторов, образуюшкх для каждого разряда входа парафазныв сигналы, Выходные шины формирователей подключаются к соответствующим шинам матрицы накопителя. При этом пля всех формирователей используется общий датчик тока, к которому под3 10278241 аиочаются катоды циодов 10 формирова- ля. В остальных формирователях хотя бы талей. Один из и транзисторов оказывается .прнформирователь работает следующим этОм открытым и на выходных шинах образом. формирователей будет низкий потенциал.Пусть на входы цешифратора поцаерНезависимо от числа открытых 1 транся такая комбинация логических сигна зисторов в формирователе ток в цени ре лов, что во входных шинах нреалагаезистора 5 будет незначительно изменять мого формирователя ток Отсутствует, ся за счет наличия цепи. через транзио все И транзисторы закрыты, транэио- тор 7 отрицательной обратной связи. тор 8 закрыт. При етом выходной трап 30 Использование изобретения позволит эистор откыт, т,е. выбрана ооответм улучшить показатели ЗУ (по времени ствукщая шина матрицы накопителя, под выборки адрвса) н увеличить технологи апоченная к выходной шине формировате ческие запасы по етому параметру, Составитель И. ДягельРедактор Ю. Ковач Техред А.Ач Корректор Г. ОгарЗаказ 4755/59 Тираж 936 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., ц, 4/5 филиал ППП "Патент, г. Ужгород, ул. Проектная, 4