Многоканальное устройство для приема дискретной информации

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕРЬСТВУ(22) Заявлено 191081 (21) 3348079/18-24 31) М. Кп. С 08 С 19/28С 06 Р 3/04 с присоединением заявки Нов Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 280283 дФ.,1:)И.И. Бахметьев, В.В. Тощев, Н.А. Шум кМ и"АЙ., Цечкинс :р1(, 1(54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИИзобретение относится к вычислительной технике и может быть исполь- зовано в устройствах дискретной связи и передачи информации.Известно многоканальное устройство для приема информации, содержащее в каждом канале входной элемент И, первый вход которого подключен к информационному входу устройства, второй вход соединен с управляющим входом устройства, а выход - с входом блока памяти, выход которого подключен к информационному выходу устройства 1,1.3Недостатком этого устройства является низкая надежность в работе.Наиболее близким к изобретению по технической сущности является многоканальное устройство для приема информации, содержащее в каждом ин:Формационном канале входной элемент И, первый вход которого подключен к информационному входу устройства, второй вход соединен с управляющим входом устройства, а выход - с входом блока памяти, выход которого подключен к информационному выходу устройства, схему сравнения, входы ,которой подключены к входу входного элемента И и выходу блока памяти,выход схемы сравнения соединен с:выходом элемента ИЛИ, общим для всемканалов, выход которого связан свыходом устройства 23.Недостатками этого устройства являются возможность зацикливания работы по приему информации в случаечередования:сбойных ситуаций, а так же неопределенность момента считывания информации.Цель изобретения - повьпаение быстродействия устройства путем одногоповторного запроса - занесения информации и определение момента готовности устройства к приему новой информации.Поставленная цель достигается тем,что в устройство для приема дискретной информации, содержащее элементИЛИ и в каждом информационном канале первый элемент И, выход которого,через блок памяти соединен с первымвходом элемента неравнозначности,выход которого подключен к соответствующему входу элемента ИЛИ, второйвход элемента неразнозначности объединен с первым входом элементаИ и подключен к соответствующе. му информационному входу устройства, вторые входы элементовИ всех информационных каналов объединены и подключены к первому управляющему входу устройства, введенытриггер разрешения, элемент задержки и элемент И и в каждый информаци"онный канал введены триггер выдачи, 5счетчик, второй и третий элементыИ, элементы НЕ и элемент ИЛИ, вы,ход блока памяти соединен через первый элемент НЕ с перным нходом второго элемента И и непосредственнос первым входом третьего элемента И,выход элемента неравнозначности соединен через второй элемент НЕ с вторым входом третьего элемента И и непосредственно со счетным входом счет чика, выход которого соединен с вторым входом второго элемента И, выходы второго и третьего элементов Исоединены с входами элемента ИЛИ,выход которого соединен с единичным 2 Овходом триггера выдачи, выход которого соединен с соответствующим информационным выходом устройства,нулевые входы триггеров выдачи и установочные .входы счетчиков всех 25информационных каналов объединеныс единичным входом триггера разрешения и подключены к второму управляющему нходу устройства, выход элемента ИЛИ соединен с первым входомэлемента И и через элемент задержкис нулевым входом триггера разрешения,выход которого соединен с вторымвходом элемента И, выход которогосоединен с запорным выходом устрой-,ства.35На фиг, 1 изображена функциональная схема устройства; на фиг. 2нременная диаграмма его работы.Устройство содержит в каждом информационном канале ив 1 элементы 4 ОИ 2-4, блок 5 памяти, элемент бнеравноэначности схемы сравнения,элементы НЕ 7 и 8, счетчик 9,элемент ИЛИ 10, триггер 11 выдачи.Кроме того, устройство содержит 45элемент ИЛИ 12, элемент И 13, элемент 14 задержки, триггер 15 разрешения. На фиг. 1 обозначены информационные входы 16 -1 бп, управляющиевходы 17 и 18, информационные вы Оходы 19 -19, запросный выход 20.Устройство работает следующимобразом.Перед началом работы цикла записи новой информации на второй управляющий вход 18 подается сигнал, свидетельствующий об окончании считывания информации на предыдущем тактеработы устройства. Этот сигнал устанавливает в исходное состояние триг".гер 15 разрешения, двухразрядные 6 Осчетчик 9 и триггеры 11 выдачи.Входная информация, представленная н параллельном коде, через информационные входы 16-16 и входныеэлементы И 2 заносится в блоки 9 65 памяти, Управление занесением информации осуществляется упранляющим сигналом внешнего устройства через управляющий вход 17, который подают при получении сигнала об окончании считывания предыдущей информации или при получении сигнала "Запрос занесения информации" с ныхода 20 устройства.Содержащаяся в блоках 5 памяти информация сравнивается с входной информацией, поданной на информационные входы 16 -16 .В случае, когда н блоках 5 памяти содержится информация, совпадающая с информацией на Входах 16-16, на выходах б сравнения сигналы отсутствуют и через открытые вторыми элементами НЕ 8 элементы И 4 информация из блока 5 памяти через элементы ИЛИ 10 переписывается в.триггеры 11 выдачи.При несовпадении входной информации и содержащейся в блоках 5 памяти на выходах соответствующих схем 6 сравнения возникают сигналы несоответствия. Эти сигналы проходят через элемент ИЛИ 12, открытый по второму входу элемент И 13 и используются внешним устройством как запрос на обслуживание - занесение новой информации в блоках 5 памяти. Одновременно сигнал с выхода элемента ИЛИ 12 через элемент 14 задержки на время, необходимое для выдачи сигнала с элемента И 13) устанавливает триггер 15 разрешения в нулевое состояние и закрывает элемент И 13. Таким образом, в случае возникновения второго сигнала несравнения он не пройдет на выход 20 устройства, В младшем разряде счетчиков 9 тех каналов, в которых произошло несравнение, записывается единица. В триггеры 11 выдачи этих каналов информация из блоков 5 памяти не записывается.Если при приходе повторной информации в каналах, где в первый раз было несраннение, происХодит совпадение вновь записанного кода в блоки 5 памяти с кодом на входе устройства, то работа этих каналон аналогична описанной.При несовпадении вновь записанного кода в блоки 5 памяти с кодом на входе устройства повторный сигнал несравнения с выхода схемы б сравнения сдвигает единицу во второй разряд счетчика 9, и сигнал с выхода этого счетчика открывает элемент И 3, разрешая тем самым прохождение на перезапись в триггеры 11 выдачи через НЕ 7 и элемент ИЛИ 10 инверсной информации, хранящейся в блоке 5 памяти.Считывание информации с триггеров 15 разрешения может производить.10 формула изобретения Многоканальное устройство для приема дискретной информации, содержащее элемент ИЛИ и в каждом информационном канале первый элемент И, выход которого через блок памяти соединен с первым входом элемента не- равнозначности, выход которого подключен к соответствующему входу элемента ИЛИ, второй вход элемента 40 неравнозначности объединен с первым входом элемента И и подключен к соответствующему информационному входу устройства, вторые входы элементов И всех информационных каналов объедися после двух тактов работы устройстваДиаграмма работы устройства приведена фиг. 2) для однократного сравнения в первом канале 1 и двухкратного несравнения во втором кана 12.Сигнал на выходе схемы б сравнения существует до момента очередного сравнения вновь поступающих кодовУстройство может быть использовано в качестве дешифратора, для чего в блоки памяти с информационных входов 161-16 заносится дешифрируемая комбинация, и устройство переводит ся в режим ожидания. В момент дешифрации отсутствие, сигнала на выходе 20 свидетельствует о совпадении кодов.Таким образом, предлагаемое уст ройство позволяет повысить скорость приема информации путем только одного повторного запроса-занесения информации, определить момент готовности устройства к приему новой информации, дает воэможность получить достоверный код на выходе устройства при выходе из строя блоков памяти. нены и подключены к первому у:.равляющему входу устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены триггер разрешения, элемент задержки и элемент И и в каждый информационный канал введены триггер выдачи, счетчик, второй и третий элементы И, элементы НЕ и элемент ИЛИ, выход блока памяти соединен через первый элемент НЕ с первым входом второго элемента И и непосредственно с первым входом третьего элемента И, выход элемента неравнозначности соединен через второй элемент НЕ с вторым входом третьего элемента И и непосредственно со счетным входом счетчика, выход которого соединен с вторым входом второго элемента И, выходы второго и третьего элементов И соединены с входами элемента ИЛИ, выход которого соединен с единичным входом триггера выдачи, выход которого соединен с соответствующим информационным выходом устройства, нулевые входы триггеров выдачи и установочные входы счетчиков всех информационных каналов объединены с единичным входом триггера разрешения и.подключены к второму управляющему входу устройства, выход элемента ИЛИ соединен с первым входом элемента И и через элемент задержки с нулевым входом триггера разрешения, выход которого соединен с вторым входом элемента И, выход которого соединен с запросным выходом устройства.Источники информации,принятые во внимание при экспертизе1. Гольденберг Л.М. Импульсныеи цифровые устройства. М., "Связь",1973, с. 448,2. Авторское свидетельство СССРР 610101, кл. Я 06 Е 3/04, 19761001146 Фжюфан ВНИИПИ Закаэ 1401/58 Тираж,616 Подписи Филиал ППП "Патент",г.Ужгород,ул.Проектная,4