Устройство для приема избыточной информации

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 11001 47 гз(22) Заявлено 2411 Я 1 (21) 3359860/18-24 1 М К з С,08 С 19/28 с присоединением заявки. М -Государственный комитет СССР по делам изобретений н открытиИ(23) Приоритет тзз УДК 621.398Опубликовано 28.02,83, Бюллетень М 8 Дата опубликования описания 28,02,83 72) Авторизобретения Ю.П. о(71) Заявите 54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ ИНФОРМАИИ и соедиуправления з порогоодом деко. - а регистсоединенпо модулю ен с пер- егистров Юятивто юс вхоамяа ью,енса го,Изобретение относится к электросвязи, а именно к приемным устройствам дискретных систем связи, использующим составные сигналы с избыточностью, формируемые на основе длинных и сверхдлинных помехоустойчивых кодов.Известны устройства для приема сообщений, передаваемых сложными сиг налами на основе избыточных кодов.Известно устройство для приема дискретной информации, содержащее блок отсчета сигнала, выход которого соединен с одним иЗ входов блока сравнения, блок памяти, управляющие входы которого подключены к выходам блока опроса, выходы соединены с входами решающего блока, выходы блока пороговых уровней напряжения подключены к другим входам блока сравнения, выходы которого соединены с информационными входами блока памяти 11Наиболее близким по технической сущности к предлагаемому является устройство для приема избыточной информации, состоящее из аналогово демодулятора, вход которого подклю чен к входу устройства, выход - к входу блока буф рной памяти, первый выход блока буферной памятнен с первым входом блокавыдачей информации, а черевый селектор - с первым вхдера и входом первого блокров памяти, выход которогос первым входом сумматорадва, выход декодера соединвым входом второго блока рпамяти, первый выход и второй вхФкоторого соединеныт соответственнвторым входом и выходом блока упления выдачей информации, второйвыХод второго блока регистров пати соединен с выходом устройствавторые выходы блока буферной памчерез. решающий блок соединены срыми входами сумматора по модулдва, выходы .которого соединеныдами третьего божка регистров ити 23Известное устройство обеспечивысокую помехоустойчивость приемсоставных сигналов с избыточностреализуя один из способов приемав целом по методу граничной компции. Недостатком известного устройства вляется низкая оперативность приеа сообщений в системах передачидискретной информации с высококачественными каналами связи, для которыхвероятность искаж 5 ения элементарногосигнала Р 6 1 10 , Использованиесоставных сигналов с избыточностьюн подобных системах без исправленияошибок за счет коррекции первой грубой оценки двоичные кодовые комбинации на выходе порогового селектора ) обеспечивает достаточно высокую степень достоверности, С другой 1 Остороны, операция декодированияреализуемая в известномустройстве ), т.е. отождествление входнойдвоичной для декодера ) кодовой комбинации с выходной разрешенной двоичной кодовой комбинацией в случаеобработки длинных и сверхдлинныхкодов, требует много времени,Обнаружение ошибок заключаетсялишь в проверке на четность опреде-ленных проверочных выборок символови требует столь малых временныхзатрат, что декодер, обнаруживающийошибки, может считаться практическибезынерционным он, по существу,р Фявляется дешифратором).Б известном устройстве используется лишь декодер, исправляющийошибки независимо от того, имеетсянеобходимость исправлять их или нет,т.е. при отсутствии ошибок, когдане имеет смысла задержать выдачупринятого сообщения потребителю,следует иметь ввиду, что вероятностьэтих бессмысленных временных затратвелика и определяется вероятностью :фправильного приема избыточных сигналов при посимвольной обработке,т е Бар-Б,тВсе это снижает оперативностьприема сообщений, достоверность при Онимаемой информации так как приправильно принятом сосбщении ономожет быть, искажено иэ-за сбоев вдекодере, исправляющем ошибки ), а вдуплексных системах связи и пропускную способность каналон связи.цель изобретения - повышениебыстродействия устройства .за счетуменьшения среднего времени принятиярешений на основе использования йДпроцедуры исправления ошибок тольков случае их обнаружения.лУказанная цель достигается тем,что н устройство для приема избыточной информации, содержащее аналоговый демодулятор, вход которого соединен с входом устройства, выходс входом блока буферной памяти,первый выход блока буферной памятисоединен с вхбдом порогового селектора и первым входом формирователяуправляющих сигналов, второй входи выход которого соединены соответственно с первым выходом и первымвходом блока регистров памяти, вторые выходы блока буферной памяти 65 через решающий блок соединены с первыми входами блока сумматоров помодулю два, второй вход которогосоединен с выходом первого регистрапамяти, второй регистр памяти, выходкоторого соединен с первым входомформирователя достоверного соспинения, выход которого соединен с вторым входом блока регистров памяти,введены блоки контроля достоверности информации и элемент ИЛИ, выходпорогового селектора соединен с ьходом первого блока контроля достоверности информации, первый выход которого соединен с нходом первого регистра памяти и нторым входом ф-мирователя достоверного сообщен,;второй выход первого блока контролядостоверности информации соединенс первым входом элемента ИЛИ, выходы блока сумматоров по модулю двасоединены с входами второго блокаконтроля достоверности информации,первые выходы которого соединены свходами регистра памяти, а второйвьход - с вторым входом элемента ИЛИ,второй выход блока регистров памяти соединен с третьим нходом элемента ИЛИ, выход которого соединен свыходом устройства,Бозможны две ситуации, при которых нецелесообразно затрачиватьнремя на исправление ошибок.Бо-первых, в случае, когда посимвольное решение приводит к разрешенной кодовой комбинации. В данной ситуации факт отсутствия ошибок констатируется введенным первым блокомобнаружения ошибок.Во-вторых, при Формировании второйгрубой оценки составного сигналааналогового ) на выходе блока сумматоров по модулю два образуется двоичная кодовая комбинация, котораятакже может быть разрешенной кодовойкомбинацией. факт отсутствия ошибокн этой двоичной кодовой комбинацииконстатируется с помощью второго блока обнаружения ошибок.Следонательно, на выход устройства может быть выдана разрешеннаядвоичная кодовая комбинация, сформированная в одном иэ трех каналов;первые дна содержат блоки, обнаруживающие ошибки, а третий - декодер,исправляющий ошибки. Для объединенияих по выходу и служит введенный элемент.На чертеже изображена структурнаясхема устройства для приема избыточной информации.Устройство содержит аналоговыйдемодулятор 1 аналоговый высокочастотный приемник ), блок 2 буфеоной памяти, в который записывается и храйится составной сигнал аналоговыйинформация иэ данного блока считывается многократно, т,е, с регенерацией; пороговый селектор 3 - нелинейный блок, преобразующий входныеэлементарные сигналы в выходные двоичные элементарные сигналы ( величина порогового уровня напряжения определяется характеристиками канала 5связи, видом модуляции,. параметрамикода и выставляется оператором вручную); формирователь 4 достоверного сообщения, исправляющий ошибки путемотождествления входной двоичной комбинации с выходной ближайшей разре-:шенной двоичной кодовой комбинациейизбыточного кода, блок 5 регистровпамяти, формирователь б управляющих сигналов. С его помощью определяется та из двух разрешенных комбинаций, хранящихся в блоке 5 регистров памяти, которая в большей степе 1 О 15 ни соответствует входному избыточному.сигналу. 20По управляющемусигналу формирователя 6 в блок 5 регистров памятисчитывается та или другая разрешенная кодовая комбинация (ее разрешенные символы для разделимых кодовили соответствующая комбинация двоичного полного кода ),Устройство также содержит первыйдвоичный регистр 7 памяти, в которыйзаписывается и хранится получаемаяпри посимвольной обработке двоичнаякодовая комбинация; решающий блок8, содержащий, например, генераторлинейно изменяющегося напряжения,схемы сравнения, схемы объединенияи двоичный регистр этот блок опре- .,35деляет минимальный разностный сигнал,его номер разряда соответствует номеру единичного разряда в выходнойдвоичной комбинации данного блока),блок 9 сумматоров по модулю два (в 40.данном блоке осуществляется коррекциядвоичной кодовой комбинации, получаемой при посимвольной обработке );второй двоичный регистр 10 памяти(в нем запоминается и хранится двоич ная кодовая комбинация - результатпосимвольной обработки после коррекции до считывания в декодер 4), первый и второй блоки 11 и 12 контролядостоверности информации, обнаруживающие ошибки путем проверки на четностьзаданных выборок символов двоичныхкомбинаций. Если все проверки на четкость удовлетворяются, то ошибок нети данная двоичная кодовая комбинациясчитается : разрешенной. В противномслучае констатируется наличие ошибки.Устройство также содержит элементИЛИ 1 3.Устройство для приема избыточнойинформации работает следующим обраэом.Составной сигнал с избыточностьюиз канала связи поступает в аналоговый приемник ( демодулятор ) 1, гдепреобразуетсп в выходную совокупность 65 разностных элементарных сигна.ювХ т (х, х 2, х) (и - количествоэлементарнйх сигналов в составномизбыточном сигнале или количестводвоичных символов в комбинации кода ).Это аналоговая комбинация Х запоминается в блоке 2 буферной памяти. Далее аналоговые сигналы х. поступают1( информация из блока 2 считываетсямногократно ) на вход порогового селектора 3, который преобразует ихв двоичные сигналы - символы(у;)- 3.,п . Двоичные сигналы уобразуют двоичную кодовую комбинациюУ - (у у 2у) которая поступаетв блок 11. Если в блоке 11 не будетобнаружено, что в У есть ошибки(т.е. она является разрешенной кодовой комбинацией ), У через элементИЛИ 13 выдается на выход устройства,после чего все блоки приводятся висходное состояние и устройство готово к обработке следующего входногосигнала.При обнаружении ошибок в комбинации У последняя подается на входпервого двоичного регистра 7, где запоминается, и на вход декодера 4,который отождествляет У с ближайшейразрешенной двоичной кодовой комбинацией У . Комбинация У записывается и хранится в блоке 5 регистровпамяти.Из буферного блока 2 памяти аналоговые разностные сигналы такжепараллельно считываются в решающийблок 8, в котором определяется наименьший из аналоговых сигналов. Навыходе решающего блока формируетсядвоичная кодовая комбинация, в которой единичный символ находится в разряде с тем же номером, что и наименьший аналоговый символ. Другие (и)разрядов - нулевые. После этого изпервого двоичного регистра 7 в блок9 сумматоров по модулю два поступаетдвоичная кодовая комбинация с единичным весом. Номер единичного разряда соответствует номеру наимер.шего разностного сигнала на выходеаналогового демодулятора 1В блоке9 сумматоров по модулю два суммируются ( в параллельном коде ) двоичнаякодовая комбинация единичного весаи поступающая из первого двоичногорегистра 7 кодовая комбинация, являющаяся грубой оценкой составного сигнала с избыточностью. В результатеоперации суммирования на выходе блока 9 образуется двоичная кодоваякомбинация у,Двоичная кодовая комбинация Уподается в блок 12 обнаружения ошибок. В блоке 12 комбинация У анализируется на наличие ошибок аналогично анализу в блоке 11. Если ихнет, то комбинация У через элемент.ИЛИ 13 выдается на выход устройствапосле чес О есс еГО блоки еРиволятсяБ исходнОе состояеНе и начин аетс 51цикл обработки слетЕующегс составногО СигпаЛа С ИЗбЫТОЧНОСтЬЮ.Если же ошибки в комбинации У,имеются, то О 1 а записызается В ячей -З,;с 1 с ВТОРОГО,ЦВОИЧНОГО РЕГИСТ-ра 10. Двоичная кодовая комбинацияРЕЭ 11 СГРса 10 отличаетсЯ от ДвоичеОйсдоной комбинации регистра 7 Гз од, и разряде номер которого опредеЕяется номером единичного разрядаБ ВыходЕой двоичной комбинации решаю его блока 8.СсГитеЕзаясь из регистра 10, комбинация ул отождествляется формировате:леч 4 Г ис 5 ЕэавэЯЕощим ошибки, с ближаией разреЕ".енной двоичной кодовойЕОГ.бпнаЕ.ней У , которая также записывается и хранится в блоке 5 двоиньх р ГистО ,: амяти . ГИз блока 2 буферной памяти в аоршиователь 6 поступает точная коп:яЕ сс.:явного сигнала с избыточнсэсть 5 оиз б:Ока 5 считываются (с регене Плзй двоичные разрешенные кодов.зеЕомба Е и у и у. Н формирователе б определяется, какая из двухр;-зрешеннь 1 х кодовых комбинаций больке СООТВЕТСТБУЕт СНГНазУ точнойОц ,.,и Х Эта комбинация по управляющеГлу сигналу считывается с соотвстстзующего регистра блок . 5 на"э спрототипом заключаются в уменьшенииС".ЭЕДНЕГО БРЕГЛЕНИ ПРИНЕГТИЯ РЕШЕНИЙпри обработке составн:Ех сигнаэсвизбыточностью за счет анализ кодоЕзых комбинации на каждом зтапе формирователя гэубых оценок избыточного 4)сигнала и исправления Ошибок т 11 ькоБ сээчае их Обнаужени 5 т. с сэыст 1 эо"ЦЕЙСТБИЕ УСТЭОЙСТВст ПОВЬЕЕГ:сЕСЯ,Ожидаемьй положительнезй зффектОт использования изобретения,. состоИТ Ь ТОл, ТО .:О СРНВНЕНИЮ С ПРО"ОтипОм повьпГается Операти:знОсть пр 11 ема сообщении, закоди.ованных с избыТО НОСТЬЮ. сЭТО НОВОЕ ПОЛЕЗНОЕ СВОЙс гве особенно проявляется при триемесообкесий; аксдиеованных,цлиннезмии СБЕОХДЛИ ИНЫМИ 1 О;Ехос СТОсс БЕЕсс.;КОДСМИ,ТаКжЕ Б СЕСТОсах ПЕРЕ а 11ДИСКРЕТЕО, ИНфОРМа 1 ИИ ИС 1 ЛЬЗ ГЮ ихВьсококачес твоеИые каналы СВ 51 зи,Ориентировочный; ьегрь В,мс ь э"1 ЕЕПИ ЕРОГСЕ Псзи.;Га ТТЯ ИЗбЬ:1 С"ЕЕХСИГИ сОЭ Нс, ОСЕОБЕ НИКЛИ 1 ЕСКОО КСда 127 1.1 3 мо;Ио О 1 рсделитт 1,ПГэезаданном:;ачсстве 1 Впала связиЦ с-,П1- ми с 0 ГГ 10 При этом предполагалось, что количест: о Операций при исправлении оши- бОК;.сВНО й =- ГЭ РОГ ГЭ,2Азгоритм, реализуемый предлагае- МЫМ СтрОЙСТВОМр ПЕЭИ ГОДЕН ДЛЯ ОбрсЗ бСТК И СОСТаВНЫХ СИ 1 НсЛОБ С Изб."ТОЧ - ностьюфбрелиЕэуеГзх н а основЭ . . 11 ЕХ И СВЕрХдЛИННЫХ НЕдБСИЧНЫХ .:ЗСЕЭ- точных кодов.формула изобретенияустройство для приема избы11 фОРМаЦИИСОДЕРжс 1.ЕЕ аназОГ Б ЦЕМОДУЛЯтОР, ВХОД КстОРОГО Сос:" "-Пвходом устройства, выход цом блока буферной памяти., герв- Выход блока буферной памяти ое.:" ньходом порогового селектора и пере ым В у ОЦОм ф ОЕэми Ез О Ба т ел я л:Еэ зз 51;"- Еех сигналоВ, Второй Входкоторого соединены соответств нно сервым БыхОДОм и пеэвыГл ВхОдом бзЕО - ка регистров памяти Вторые выходы блока буферной памяти через решающий блок соединены с первыми входами блока сумматоров по модулю два, Второй вход которого соединен с выходом :,.Орзого регистра памяти, второй регистр памяти, выход которого соединенЭеЕзее входом ,ормирователя достоверного сообе;ени, Выход которого :Оецпнен с Вторым Бходол блока реГистэов памяти, .: т л и ч а ю щ ее с я тем, что, с целью повышения 5 ыстродсйствия Устрсйс .Ба, в него 3 "седеееэ блоки контрОлЯ Достсэве 1 эеОсте Л НЛОЕЭЛсаЕИИ И ЗЛЕГЛЕНТ ИЛВЫХОД ПО .;ГОВО, СЕ ЕЕКТСРа СОЕДИНЕН С ВХОДОМ 1.еэво 1 О блока ДОстОБ -",нОсти информа - ЦИИ, ПЕРВЬй ВЫХОД КОТОРОГО СОЕДИНЕН с Бхо;О:л первого регистра памяти иО1хо,.,О л ф О р ми ОО В а т е л я д о с т О - з:Рн по сообшениЯ БдоРой БыхоД пеРбтСКса ,ОнтрОЛЯ тОСТОБСЗЭНОСТИ ".: . э:, Э;. М а Ц Л И С О Е Д И Н Е Н С П сз.1 Ы М Г ХОДОМьта ИзИс . Б.хоы бз.". ка сумматоров по Елодулю два с.".эединены с входаБторого блока кснтроля достовер.сЭСТИ ИпфОР 1 а.;ИИ1 сЗРВЬЕ ВЫХОДЬ КОТОО. О Е;ОЕДИНС НЫ С БХОДамИ ОЕГИСТРа .:ВсЛЕИ ся ВТОРОЙ ВЫХОЕ - С БТОРЬЕГЛ : ХОДОМ зламеета ИДИ, Бтоэое Выход блока регистров памяти соединен с тоетьим входом злсемента ИЛИ, Выход ИОТОрОГО СОЕДИНЕН С ВЫХОДОМ уотрОйотИсточники инфорГлации,;:ЕиЯтые Бо Внимание при зкспертизс1, Авторское свидетельство СССР5 424218, кл. С 08 С 19/28, 1972,2. Атзтор"кое свидетельство СССРо заявке Ге 3250882/18-24,1001147 Составитель Н. Бочароваактор А. Ворович Техред.Л.Пекарь Корректор М Ш каз 1401 Филиал ППП фПатент", г. Ужгород, ул.,Проектная Тираж 616 ВНИИПИ Государственного по делам изобретений и 113035, Москва, Ж, Ра