Адаптивное устройство для приема избыточной информации

Союз СоветскихСоциалистическихРеспублик ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 з 1001145)М Кд 3 с присоединением заявки Йо -0 08 С 19/28 Государственный комитет СССР по делам изобретений и открытий(54) АДАПТИВНОЕ УСТРОЙСТВО ДЛЯ,ПРИЕМА ИЗБЫТОЧНОИНФОРМАЦИИ 0 Изобретение относится к электро- связи, а именно к устройствам приема избыточных сигналов в целом, и может найти применение в системах передачи дискретной информации, использующих для передачи информации избыточные коды большой мощности.Известны устройства для оптимальной обработки составных сигналов с избыточностью, .формируемых на основе помехоустойчивых кодов.Известно устройство поэлементного приема, содержащее приемник, пороговый селектор и блок декодированиявторую решающую схему ), в котором осуществляется отождествление входной кодовой комбинации с ближайшей разрешающей кодовой комбинацией 1).Недостаток данного устройства низкая помехоустойчивость приема.Наиболее близким к предлагаемому иэобретенйю по технической сущности является устройство для приема избыточной информации, содержащее приемник, вход которого соединен с входом устройства, выход - с входом первого порогового селектора, выход которого соединен с входом декодера, причем выход приемника также соединен с первым входом блока вычитания и через первый блок буферной памяти с первым входом блока управления выдачей информации, выход и второй вход которого соединены соответственно с первыми входами и первым выходом первого блока регистров памяти, выход первого порогового селектора соединен через второй блок регистров памяти с первыми входами сумматоров и непосредственно с вторым входом блока вычитания, выход которого через второй блок буферной памяти Соединен с первыми входами усилителя, первые входы усилителя через второй пороговый селектор соединены с вторым входом усилителя, вторые выходы усилителя соединены с вторыми входами декодера, выход декодера соединен с вторыми входами первого блока регистра памяти, второй выход которого соединен с выходом устройства 2.Данному устройству присуща высокая, близкая к потенциальной помехоустойчивость приема в целом, помехоустойчивость приема составных сигналов с избыточностью, формируемых на основе как средних, так и длинных избыточных кодов.Недостатком известного устройстваявляется низкая оперативность доведения информации до потребителейпри обработке составных сигналов сизбыточностью, что вызвано жесткостью1 реализованного в нем алгоритма принятия решения,Независимо от того, какое решениепринимается по сигналу первой грубойоценки принимаемого сигнала 1,по результату первой посимвольной обработки ) - безошибочное или ошибочное,алгоритм функционирования указанногоустройства предусматривает формирование из принятого сложного сигналаеще (и) грубых двоичных оценок 15сигналов ). Однако большую вероятность,например, для кода б 3, 57 и вероятности искажения элементарного сигнала Р : 1 10 эта вероятностьР : 1 10 ")имеет ситуация, при которой поаимвольный прием безошибочен. В этом случае время, отводимое на формирование (и) грубЫхоценок соответствует непроизводительной задержке при доведении информации до потребителей. Следовательно,уменьшение времени принятия решенияв известном устройстве для наиболеевероятных ситуаций (они определяютсявидом искаженного входного составного сигнала с избыточностью ) позволит сократить время доведения информации до потребителей, т,е. обеспечит возможность повышения быстродействия устройства.35Цель изобретения - повышение быстродействия уст,ойства путем сокращения времени обработки составных сигнадов с избыточностью на основе сокращения количества формируемых 40 и обрабатываемых сигналов грубой оценки для наиболее вероятных ситуаций при искажении входных сигналов.Указанная цель достигается тем, что в адаптивное устройство для приема избыточной информации, содержащее приемник, вход которого подключен к входу устройства, выкод приемника соединен непосредственно с первым входом блока вычитания, через первый блок буферной памяти - с первым входом блока управления выдачей информации и через первый пороговый селектор - с первым входом декодера, входом первого блока регистров памяти и вторым входом блока вычитания, выход которого соединен с входом второго блока буферной памяти, выход декодера и выходы блока управления выдачей информации соединены соответственно с первым и вторыми 60 входами второго блока регистров памяти, первые выходы которого соединены с вторым входом блока управления выдачей информации, а второй выход - . с выходом устройства, блок усилите лей, первые выходы и первый вход ко- торого соедйнены соответственно с первыми входами и выходом второго порогового селектора, вторые выходы блока усилителей соединены с первыми входами первого сумматора, второй вход которого соединен с вь.ходом первого блока регистров памяти, выходы первого сумматора соединены через третий пороговый селектор с вторыми входами декодера, введены четвертый пороговый селектор, второй сумматор и блок ключей, выходы второго блока буферной памяти соединены непосредственно с первыми входами блока ключей и через последов.=.:. - тельно соединенные второй сумматор и четвертый пороговый селектор - с третьим входом блока управления выдачей информации и вторым входом блока ключей, выходы которого соединены с вторыми входами блока усилителейНа чертеже изображена структурная блок-схема адаптивного устройства для приема избыточной информации.устройство состоит иэ приемника 1, преобразующего элементы избыточного входного сигнала в аналоговые величины, например в амплитуду импульсов, первого порогового селектора 2, состоящего из элемента 3 сравнения и источника 4 порогового напряжения, блока 5 вычитания, в котором из величин амплитуд входных им- пульсов элемента 3 вычитаются величины амплитуд его выходных импульсов, первого и второго блоков б и 7 буферной памяти соответственно, блока 8 усилителей, состоящего иэ и усилителей 9 1, 92, ,. 9 с регулируемыми коэффициентамй усилителей, а также генератора 10 линейно изменяющегося напряжения, выходное напряжение которого осуществляет синхронное изменение коэффициента усиления усилителей 91-9 п, сумматора 11, с помощью которого осуществляют поразрядное сложение комбинаций сигналов, поступающих на его входы, и состоящего из и одноразрядных сумматоров например, операционных усилителей) 121, 12 , .,12 и, первого блока 13 регистров памяти, реализуемого в виде, например, последовательного цифрового регистра, информация с которого считывается параллельно, второго порогового селектора 14, состоящего из и элементов 1515 сравнения, источника 16 порогового напряжения и фиксатора 17 перехода величины порогового напряжения ве " личиной амплитуды сигнала на выходе одного из усилителей 9 -9, третьего порогового селектора 18, состоящего из элементов 19.1 19 19 сравнения и источника 20 порогового напряжения, второго блока25 30 35 40 50 55 60 65 регистров памяти, состоящего из идвоичных регистров 22, 22 ъ,22 , блока 23 управления выдачейинформации, состоящего из и корреляторов 24, 24, , 24 ди детектора25 максимального сигнала, декодера 526, в котором каждой поступающей наего входы двоичной кодовой комбинации ставится в соответствие ближайшая разрешенная двоичная кодоваякомбинация блока 27 ключей, состоящего иэ ключей 281, 28 28,для каждого из которых входным информационным сигналом является соответствующий выходной сигнал блока 7(в исходном состоянии ключи закрыты), многовходового сумматора 29,который может быть реализован в виде, например, последовательно соединенных элемента ИЛИ и операционногоусилителя, выходной сигнал которогоопределяется суммой абсолютных значений входных сигналов элемента ИЛИ,и, кроме того, четвертого порогового селектора 30, также, как и селектор2, состоящего из элемента 3 сравнения (одного )и источника 4 порогового напряжения, величина которогоотличается от величин пороговых напряжений первых трех аналогичныхблоков и определяется предельнымзначением оценки модуля вектора ошибок. В исходном состоянии на выходеселектора присутствует управляющийсигнал. Алгоритм функционированияили логика работы селектора 30 таковы, что при превышении (или равенстве ) входным сигналом величины порогового напряжения, соответствующего предельному значению оценкивектора ошибки, на выходе блока присутствует, как и в исходном состоянии, управляющий сигнал. Если входной сигнал меньше порогового, то управляющий сигнал отключается от выхода селектора 30, в результатечего открывается каждый из ключейблока 27 и режим работы блока 23 приводится к алгоритму функционирования этого аналогичного блока в из,вестном устройстве и блока управления и синхронизации ( не показан) . Возможны ситуации, при которых прием в целом (т.е. результат градиентной обработки ) приводит к ошибочному решению, в то время как посимвольный прием безошибочен. Появление подобных ситуаций часто обусловливается тем, что выставление оптимальных (минимизирующих вероятность ошибочного приема) уровней квантования в пороговых селекторах отстает от изменения параметров канала связи (это имеет место в реальных системах даже для каналов с теоретически постоянными параметра-,Ю ми - космических, проводных и т.д.), так как реализуется оператором вручную. В этих случаях не имеет смысла формировать и обрабатывать декодером с последующим принятием решения в блоке 23 управления выдачей инфор мации (и) сигналов ( для длинных кодов с и : 110 З (и) : 999, а для сверхдлинных кодов с и : 1 104 соответственно (и) : 9999 . Очевидно, что в подобных ситуациях наиболее целесообразно принимать решение по результату посимвольной обработки - сигналу, формируемому на выходе первого порогового селектора. Для этого с помощью многовходового сумматора 29 определяют величину, пропорциональную модулю вектора ошибки, которую в селекторе 30 сравнивают с предельно допустимым значением. Управляющий сигнал на выходе селектора 30 в исходном состоянии присутствует всегда.Если в результате сравнения окажется, что текущее знаение оценки модуля вектора ошибки не меньше своего предельного значения, то на выходе селектора 30, как и в исходном состоянии, присутствует управ.ляющий выходной сигнал, который закрывает ключи блока 27 ключей и через блок 23 управления выдачей информации считывает на выход устройства (из первого регистра 22 1 блока 2 Ц разрешенную кодовую комбинацию (или ее информационную часть) результат докодирования декодером 26 выходной комбинации первого порогового селектора 2. Данная ситуация, в которой посимвольный прием безошибочен, а градиентное декодирование (обработка )ошибочно, достаточно вероятна, вследствие чего посимвольная обработка используется в технике связи.1 В противном случае отключается управляющий сигнал запрета на выходе селектора 30 и устройство функционирует так же, как и известное устройство.Алгоритм функционирования предлагаемого устройства следующий;если решение в целом может быть безошибочным (выходной сигнал сумматора 29 меньше допустимого пороговогО значения), то формируются градиентные сигналы и принимается решение по, и сигналам; если решение в целом может быть ошибочным (выходной сигнал сумматора 29 равен или пре-. вышает допустимое пороговое значение), то на выход устройства сразу выдается разрешенная кодовая комбинация(или. ее информационная часть)- результат декодирования выходной комбинации первого порогового селектора 2.Следовательно, алгоритм функционирования предлагаемого устройства более рационален по сравнению с известным устройством вследствие того, что в наиболее вероятных ситуациях обрабатывается не и сигналов ( для принятия решения по какому-то входному составному сигналу с избыточностью), а только один сигнал. Это позволяет существенно сократить время принятия решения по входному избыточному сигналу, т.е. во много раз быстрее довести информацию до получателя, что в конечном счете обеспечивает повышение оперативности устройотва. 15Очевидно, что чем длиннее используемые составные сигналы с избыточностью, тем значительнее преимущество предлагаемого устройства.Адаптивное устройство для приема ро избыточной информации работает сле-, дующим образом.На вход приемника 1 поступает сложный избыточный сигнал. На выходе приемника 1 появляется (последо 25 вательно во времени ) совокупность аналоговых сигналов, соответствующих элементов входного сигнала. Каждый аналоговый сигнал подается на вход первого порогового селектора 2, а именно на вход элемента сравнения, на другой вход которого поступает пороговое напряжение от источника 4 порогового напряжения величина его устанавливается, как и в З 5 известном устройстве, вручНую, а оп- ределяется отношением сигнал-шум в канале связи, параметрами избыточного кода и способом обработки элементарных сигналов в приемнике 1 ). В 40 элементе 3 осуществляется сравнение входных сигналов. Если величина входного аналогового сигнала меньше величины порогового напряжения, то на, выходе элемента сравнения появляет ся сигнал "0", в противном случае единичный сигнал, определяемый по величине отношения сигнал-шум, параметрам избыточного кода и способу приема, например, "Н 1 и соответствующий неискаженному единичному элементу входного сигнала упри этом считаето 7, что на длительности Т : и Т отношение сигнал-шум не изменяется ), Таким образом, аналоговый сигнал преобразуется в двоичный."В блоке 5 вычитания из величины аналогового сигнала вычитают величину двоичного сигнала. В результате этого в декодере 26 последовательно записывается двоичная кодовая ком бинация, соответствующая посимвольному приему входного сигнала, Декодер после выполнения соответствующих операций записывает в регистр 22 последовательно) двоичную разрешен яую кодовую комбйнацию, являющуюсяближайшей к двоичной посимвольной.В блок 8 регистров памяти записывается и хранится в нем двоичная кодоваякомбинация посимвольного приема.В блок 7 буферной памяти записывается и хранится в нем совокупность аналоговых величин сигналов ), полученных с выхода блока 5 вычитания.Из блока 7 эти сигналы параллельно подаются на информационные входызакрытых ключей 281, 28 28 пи на входы многовходового суюатора29, в котором вычисляют сумму абсолютных величин выходных сигналовблока 7 ( последние - потенциальные,определенной длительности).Выходной сигнал сумматора 29 подается на вход четвертого порогового селектора 30, где он сравниваетсяс величиной порогового напряжения.Если входной сигнал селектора 30 равен или больше величины пороговогонапряжения, то закрывающий ключиблока 27 выходной сигнал селектора30 не отключается, а при наличии этого сигнала в соответствующий моментвремени из блока 23 в блок 21 поступает сигнал, считывающий на выходустройства хранящуюся: в нем разрешенную кодовую комбинацию (или ееинформационную часть ). Если же входной сигнал селектора 30 окажетсяменьше величины порогового напряжения, то сигнал запрета от выходаселектора 30 отключается. При этомон снимается и с входов блоков 23и 27, вследствие чего алгоритм работыблока 23 приводится к тому же виду,что и в известном устройстве. Ключи 28, 28228 р блока 27 открываются, и из блока 7 сигналы параллельно подаются на усилители 91, 9 29 п с регулируемыми коэффициентамиусиления.В это время запускается генератор 10 линейно изменяющегося напряжения и коэффициент усиления усилителей увеличивается начальный коэффициент усиления равен 1). Выходныесигналы усилителей подаются на элементы 151, 152, , 15 сравнения,к другим входам которых подключенисточник 16 порогового напряжения.Как только в каком-нибудь элементесравнения выходной сигнал усилителяпревысит величину порогового иапряжения, срабатывает фиксатор 17 перехода и генератор 10 линейно изменяющегося напряжения выключается,Усиленные сигналы с выхода усилителей 9-9 п подаются на входы соответствующих одноразрядных сумматоров 12-12 п, где суммируются с величинами сигналов, поступающих на другие входы сумматоров с ячеек памяти блока 13 регистров памяти.Далее результирующие сигналы преобразуются в двоичные сигналы посредством элементов 191-19 сравнения и источника 20 порогового напряжения, после чего параллельно поступают в декодер 26,5Сформированная декодером 26 разрешенная двоичная кодовая комбинация (,ближайшая к полученной ) записывается в регистр, сдвигая первуюкомбинацию в регистр 222. После этого опять запускается гейератор 10линейно изменяющегося напряжения,осуществляются рассмотренные операции и в регистр 221 записывается следующая разрешенная двоичная комбинация, а ранее записанные комбинациипереписываются в регистры 221, 22 зи т.д., пока все и регистров не будут заполнены.Далее детектор 25 максимального 20сигнала считывает из регистров комбинации (с регенерацией ) в корреля-,торы 241, 242 24 п,на другиевходы которых подается комбинацияаналоговых величин с первого блока р 5б буферной памяти. Величины выходныхсигналов корреляторов 241, 24 224 п соответствуют коэффициентамкорреляции соответствующих комбинаций. Эти сигналы поступают в детек- З 0тор 25 максимального сигнала, в котором определяется максимальный иэних, а соответствующая максимальномусигналу двоичная кодовая комбинацияиз блока 21 считывается на выходустройства. Далее все элементы памяти очищаются и устройство готовок приему следующего сигнала.Для качественного подтвержденияпреимущества предлагаемого устройства по оперативности обработки (при 40нятия решения) рассмотрим прием сигнала, соответствующего двоичнойкодовой комбинации У = О 1 0 1 0 10 1 0 1 0 1 кода с минимальным .кодовым расстоянием д = 7, которому 45на выходе приемника 1 соответствуют,например, аналоговые сигналыХ = 0,45 0,54 р 0,42 у 0,51 0,4 бу0,5 бу 0,4; 0,55; 0,42 у 0,58 у 0,45;После поэлементной обработки (пороговый уровень первых трех пороговых селекторов Чр: 0,5 В) имеетпервую двоичную кодовую комбинациюХз-(010101010101),ко торая соответствует переданной комбинации.Пороговый уровень четвертого порогового селектора 30 Ч в=3,5.ФИа выходах блока 7 памяти имеет ся Х - (0,45; -0,46; 0,42; -0,49;0,45; -0,41) , а сумма абсолютных значений проекций вектора Х 5 (сигнал на выходе сумматора) 5: 5,2 Р. 65 При сравнении величины 5поро-, говым значением Ч = 3,5 оказываетФся, что 5 = 5,27 Ч = 3,5.С выхода селектора 30 не отключен управляющий сигнал, по которому в соответствующий момент времени из первого регистра 22 1 блока 21 на выход устройства будет считана комбинация Х (она является разрешенной и, следовательно, при прохождении декодера не изменится), т.е. решение будет безошибочным несмотря на то, что обработано не и : 12 кодовых комбинаций ( как это имело бы место в известном устройстве), а только . одна комбинация.В предлагаемом устройстве по сравнению с прототипом существенно сокращено время обработки составных сигналов с избыточностью. Положительный эффект состоит в том, что оперативность обработки информации предлагаемым устройством выше, так как в наиболее вероятных ситуациях декодируется и анализируется не и двоичных и-значных кодовых комбинаций, а только одна, особенно в случае использования изобретения в системах пере- . дачи дискретной информации, использующих составные сигналы с избыточностью, Формируемые на основе длинных и сверхдлинных помехоустойчивых кодов.Оперативность обработки и доведения информации определяется формулойу "по - -ВО - )(р Янапример, при Р = 1 10, р = 1-10и и:1 10тполучаютМ 10 Ь - Ь-210 3 1 1 1 3 1 10 1 10 Следовательно, предлагаемое устройство наиболее целесообразно при- менять в системах передачи дискретной информации с длинными и сверх- длинными составными сигналами с избыточностью и помехоустойчивыми кодами с большой корректирующей способностью.формула изобретенияАдаптивное устройство .для приемаизбыточной информации, содержащееприемник, вход которого подключенк входу устройства, выход приемникасоединен непосредственно с первымвходом блока, вычитания, через первыйблок буферной памяти - с первым вхо-.дом блока управления выдачей информации и через первый пороговый се 1001145 12лектор - с первым входом декодера,входом первого блока регистров памяти и вторым входом блока вычитания,выход которого соединен с входомвторого блока буферной памяти, выходдекодера и выходы блока управлениявыдачей информации соединены соответственно с первым и вторыми входами второго блока регистров памяти,первые входы которого соединены свторым входом блока управления выдачей информации, второй выход - с выходом устройства, блок усилителей,первые выходы и первый вход которогосоединены соответственно с первымивходами и выходом второго порогового 15селектора, вторые выходы блока усилителей соединены с первыми входамипервого сумматора, второй вход которого соединен с выходом первого,блока регистров памяти, выходы первого сумматора соединены через третий пороговый селектор с вторыми вхой дами декодера, о т л и ч а ю щ ее с я тем," что, с целью повышения быстродействия устройства, в него введены четвертый пороговый селектор, второй сумматор и блок ключей, выходы второго блока буферной памяти соединены непосредственно с первыми входами блока ключей и через последовательно соединенные второй сумматор и четвертый пороговый селектор с третьим входом блока управления выдачей информации и вторым входом блока ключей, выходы которого соединены с вторыми входами блока усилителей.Источники информации,принятые во внимание при экспертизе1001145 Состави Техред Л Н. Бочарарь Ворович акто ор М, Шарош Ко каз 1401/58 илиал ППП "Патент", г. Ужгород, ул. Проектная Тираж 616ВНИИПИ Государственного копо делам изобретений и от113035, Москва, Ж, Рауш Подписноетета СССРрытий.ая наб., д. 4/5