Логарифмический преобразователь

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(Ы) Дополнительное к авт, свид-ву(22) Заявлено 15. 0181 (21) 3235781/18-24 (1 М, Кд.з с присоединением заявки М 9 С Об Р 7/556 Государственный комитет СССР по делам изобретений и открытийОпубликовано 15,09,82, Бюллетень М 9 34 Дата опубликования описания 15.09,82 ФЮ.В. Хохлов, В.Д. Циделко, Ю.Г. ТумановА.И. Литвин, С.В. Ляшенко, В,А. Тесленки Н.Н. Барышевский 72) Авторы изобретения Р Г(.щО еиещдр 13у,"Иу.щЩуе ти я Киевский ордена Ленин Великой Октябрьской итехнический ин алистической ре) Заявитель 54) ЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕ с н о Изобретение относится к области цифровой вычислительной техники и может быть использовано при построении специализированных вычислителей, информационно-измерительных систем, цифровых Фильтров и гибридных функциональных преобразователей.Известен цифровой функциональный преобразователь, построенный; на основе использования табличного преобразования, содержащий накопитель постоянного запоминающего устройства, в котором записана требуемая Функциональная зависимость (1).Несмотря на предельное быстродейтвие такого преобразователя, его едостатком является значительный бъе)ч необходимой памяти.Ьиболее близким техническим решением к данному является преобразователь, содержащий и -разрядные сумматор и регистр, входы которого являютсявходом преобразователя, а его и выходов подключены к соответствующим первым входам сумматора выход которого является выходом преобразователя,. а также запоминающее устройство, к адресным входам которого подключены (и) выхода старших разря-. дов регистра, а (и)информационных выхода запоминающего устройства под-ключены к (и) вторым входам младших разрядов сумматора (2),5Недостатком преобразователя является необходимость использованиясравнительно большого объема памяти.Цель изобретения - упрощение преобразователя за счет уменьшения суммарного объема блоков памяти,Поставленная цель достигается темчто преобразователь, содержащийрегистр, сумматор и первый блок памяти, выходы регистра соединены спервыми входами соответствующих разрядов сумматора, вторые входы . и(где и - разрядность. регистра и сумматора) мпадаих разрядов которогосоединены с выходами первого блокапамяти, содержит коммутатор и второй0 блок памяти, причем информационныевходы коммутатора соединены с и выходамистарших, начиная с второгол разрядов регистра, выходы коммутатора соединены с входами первого25 блока памяти, управляющий вход коммутатора соединен с выходом старшего разряда регистра и управляющимвходом второго блока памяти, входыкоторого соединены с ивыходами30 старших, начиная с второго, разрядон регистра, выходы нторого блока памяти соединены с третьими входами и-б младших разрядон сумматора.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - график аппроксимирующей функции. 5ПреобразоватЕль содержит регистр 1, сумматор 2, коммутатор 3, блоки 4 и 5 памяти.Работа устройства основана на кусочно-линейной аппроксимации лога О рифмииеской функции У= 0 о т (1+Х), Хе(,0,1) с использованием, таблиц корректирующих функций. График исходной и аппроксимирующих функций показан на Фиг.2,откуда видно,что вход-., 5 ной код Х содержит часть информации о выходной величине У и может использоваться как грубое приближение исходной функции, причем Ь У и,(2. Если ввести искусственную сймметрию для Функции ду(Х) относительно оси Х/2, то получим функцию Ч(Х). Как видим, функция Ч(Х)(фиг. 2 б) однозначна на сегменте Хе 0,1/2). Для нее также справедливо неравенство Мщц(Х) 25 с 2-, поэтому объем памяти для хранения ее значений вдвое меньше, чем для функции ЬУ(Х) н известном префобразователе, Значения Ч(Х) рассчитываются заранее и заносятся в первый. блок 4 памяти. Для получения З 0 точного логарифмического преобразования на сегмеите ХеО,1/2) необходимо дополнительно запоминать значения Функции аут (Х)=д У (Х) -Ч(Х), причем значения функции д У 1 тах(2 б записы- З 5 ваются во второй блок памяти.Уравнение преобразования запишется в виде:сегмент Х 6 0, 1/2); У (Х) = Хф У (Х) + 102( )сегмент Х 6 1/2, 1); У (Х) =Х 4 (1-Х) .Вторая корректирующая функция ау (Х) на втором сегменте не используется, а в качестве аргумента для функции Ч.(Х) берется его дополнение до единицы, т,е. его обратный код. Таким образом, работа коммутатора 3 заключается в том, что для значений Х Е 0,1/2) он пропускает значения Х без изменения, а для сегмента50 Хе Г 1/2,1) значения аргумента Х инверФируются. Управление коммутатором 3, очевидно, осуществляется старшим Разрядом кода аргумента Х. На практике коммутатор легко ре изуется 55 на элеМентах СЛОЖЕНИЕ ПО МОДУЛЮ ДВА (например, интегральных микросхемах К 155 ЛП 5). При Этом первые входы этих микросхем подключаются к выходам регистра, а вторые входы объединяются 60 и используются для управления режимом передачи. Возможны также и другие реализации коммутатора.Время Преобразования данного преобразователя находится в пределах (2-3) 1 зы 5, где 1 н, - время выборки из блока памяти, которое определяется только типом используемых элементов и может быть очень малым. Объем используемой памяти уменьшен по сравнению с прототипом примерно в 1,8 раза. Преимуществом данного преобразователя является полностью комбинационный принцип его работы, что исключает необходимость использования схем синхронизации (кроме приема входного кода аргумента)и управления. Предложенный преобразователь позволяет эффективно вычислять двоичные логарифмов нормализированных чисел, что может быть использовано при построении различного рода устройств реального нремени и повышения производительности микропроцессорных систем. Формула изобретения, Логарифмический преобразователь,содержащий регистр, сумматор и первыйблок памяти, выходы регистра соединены.с первыми входами соответствующих разрядов сумматора, вторые входы и -3(гдеи - разрядность регистра и сумматора)младших разрядон которого соединеныс выходами первого блока памяти, о тл и ч а ю щ и й с я тем, что, с целью упрощения преобразователя засчет сокращения суммарного объемаблоков памяти, он содержиткоммутатор и второй блок памяти, причеминформационные входы коммутатора соединены с и -3 выходами старших, начиная с второго, разрядов регистра,выходы коммутатора соединены с входами первого блока памяти, управляющий вход коммутатора соединен с выходом старшего разряда регистра иуправляющим входом второго блока памяти, входы которого соединены спвыходами старших, начиная с второго, разрядов регистра, выходы второго блока памяти соединены с третьими входами и -б младших разрядов сумматора.Источники информации,принятые во внимание при экспертизе1. Электронные цифровые вычислительные машины. Под ред. К.Г. СамоФалова. К., фВища школа, 1976,с. 247-248.2. Авторское свидетельство СССРпо заявке М 2855 б 14/18-24,кл, 6 Об Р 7/557,(прототип) .959073 оставитель А. Эориехред М.коштура р э 70 17/65 Тираж 731 ВНИИПИ Государствен по делам изобрете 113035, Москва, Ж, Ра(х) Редактор О. Колесник Подписноемитета СССРткрытийнабе де 4/5 го кой и оокая