Устройство для адаптивного кодированиястационарных случайных процессов

Союз Советских Социалистических Рвспублик(61) Дополнительное к авт, сеид-ву(22) Заявлено 2506,79 (21): 2785050/18-24 Ф М Кл О 06 Г 15/36 с присоединением заявки Мо Государственный комитет СССР по делам изобретений н открытн й) Заявитель АДАПТИВНОГО КОДИРОВАНИ ЬЗХ СЛУЧАЙНЫХ ПРОЦЕССОВ 5 ТРОЙСТВО ДЛ СТАЦИОНА яв- наки ум о устройства ложность, св определения ользуются бл минимума, Недостатком данног яется апаратурная с анная с тем,что для азона флуктуации исп ределения максимума атор и коммутатор. едла явля Изобретение относится к специализированным средствам вычислительной техники и предназначено для сокращения избыточности при кодировании стационарных случайных процессов. Для5 оптимального кодирования случайных процессов с заранее неизвестными.областями изменения их значений используют устройства адаптивного кодирова О ния. В этих устройствах число уровней квантования выбирается в соответствии с требуемой точностью независимо от диапазона входного случайного процесса. Этс позволяет сократить избыточность в результате кодирования,.сохранить постоянство приведенной погрешности квантования при изменении диапазона флуктуаций процессов в широких пределах, сократить аппаратурные и временные затраты на дальней О шую статистическую обработку (определение корреляционной функции, плотности распределения и т,п.),Известно устройство адаптивного кодирования с прогнозированием с самонастройкой параметров по статистическим оценкам математического ожидания 11 .Наиболее близким к пр гаечному по технической сущности ется уст ройство для адаптивного кодированиястационарных случайных процессов,содержащее сумматор, первая группа .входов которого объединена с соответствующими входами блока оценки минимумаи подключена к выходам аналого-цифро"вого преобразователя, информационныйвход которого является входом устройства, управляющий вход аналогоцифрового преобразователя соединен спервым выходом блока управления, второй выход которого подключен к управ"ляющему входу блока изменения масштаба,выходы которого соединены с управляющими входами коммутатора и являются первой группой выходов устройства,информационные входы коммутатора подключены к соответствующим выходамсумматора, вторая группа входов которого соединена с соответствующими вы"ходами блока оценки минимума и является второй группой выходов устрой"ства 2Если код числа у представлен нвида аа аваа 3 82199 4Цепь изобретения - упрощение кон- где н; - 1 -ый разряд двоичного кода,струкцииустройства, основанное на то из него образуются следующие Ятом, что оценинание диапазона флук- разрядные группытуации процесса может быть проиэве- а -аа, (3)дено по максимуму разности текущих а аа 1значений . выборки и минимума, благоВа а, Ю азря чему не требуется блок определе- аа ания максимума процесса и коммутатор,Число ооразованйых групп, равноеЭта цель достигается тем, что в (и-Я+1), определяет число масштабовустройство введен регистр памяти,при. представления результата. Вес млад-.этом соотнетстнующие выходы старших щего разряда группы, определяющийразрядов сумматора подключены ко нхо- цену деления выходного кода, связандам регистра памяти, выходы которого с масштабом М соотношениемсоединены с соответствующими входами а- гф, (4)блока изменения масштаба. где М-.0,1,2,(п-Я),На чертеже представлена блок-схе- Таким образом, веса одноименныхма устройства.. , 15 разрядов в каждой соседней группе отУстройство содержит аналого-циф- личаются в два раза.роной преобразователь 1, блок 2 уп- В.цикле адаптивного кодированияравлЬния, блок 3 оценки минимума, (измерения) на сумматоре определяютсумматор 4, регисгр 5 памяти, блок б ся значения ординат смещенного слуизменения масштаба, коммутатор 7, 20 чайного процесса у:Процесс адаптинного кодирования = х - (х,;)А, (5)состоит иэ цикла адаптации (длитель- где х- эначейие вйходного коданостью Та) и цикла адаптивного кодиро- АЦП н момент времени1 цикла иэвания или измерения (длительностью Т) мерения.Стационарный случайный процесс 25 Полученные ординаты пРедставляютх(1) пРедставляется на выходе анало- ся на выходе устройства адаптивногого-цифрового преобразователя-раз кодирования . Я-разрядным двоичнымРядным двоичным кодом. В цикле адап- кодом с ценой деления Е, соответствуютации на сумматоре определяются эна- щей определенному в цикле адаптациичения масштабу М. Число разрядов Я выбиу:)х -(х ) ( (1) " рается в соответствии с требуемой точ 30л ПППгде у - выходной код сумматора ностью измерения. В результате ацапн момент времени 1 тинного кодирования на выходе устройх - выходной код АЦП в момент ства образуется массив значений выбовремени 1; рок стационарного случайного процесх;,- выходной код блока оценкиЗ 5 са ч(1), определяемых следующим об)ъоминимума в момент време- Разом;ни 1х,- хЗначения у; поступают на регистр у- - "=пайяти, в которой производится оцен 2ка максимального диапазона Флуктуа очевидно, что восстановить исходныйции процесса на интервале адаптации случайный процесс х(1) можно в соот(Ъах )дветствии с выражением(увак)А - (Хвак)д (хрип)А(2) х 2"ч;+ (х,)(7)где (х ), (х;)д - максималь-, Устройство работает следующим обное и минимальное значение случайного 45 разом.процесса в цикле адаптации.Оценкой кодируемый стационарный случайный.диапазона флуктуаций является номер процесс х поступает на вход и-раэстаршего, содержащего единицу раэря- рядного аналого-циФрового преобразователя 1. Блок 2 управления Форда регистра.50 мирует тактовые импульсы, по которымПо.окончании цикла адаптации н аналого-цифровой преобразователь 1блоке изменения масштаба номер старше- вырабатывает ординаты х;. В течениего, содержащего единицу разряда ко- цикла адаптации в блоке 3 оценки мида оценки (уща)А преобразуется в нимума определяется текущее значекбд масштаба М (Х разрядов), который ние (х ) , На сумматоре 4 осущест 55 инпзапоминается в выходном регистре бло- вляется нахождение значений разностика. В зависимости от значения масшта- у;, старшие (и-я) Разряды котоРой посба с помощью коммутатора к выходу уст- тупают на вход регистра 5 памяти.ройства кодирования подсоединяется, Последний представляет собой реалиодна иэ я-разрядных (где Б ( и) групп, зованный на Вя-триггерах регистр,образованных иэ и-разрядного кода чис-ЬО осуществляющий поразрядное логичесла на выходе сумматора.кое сложение входных кодов с кодамичисел, записанных на триггерах.Перед началом цикла адаптации ВЯтриггеры устанавливаются в нуль сиг налом на й-входах.Я-входы триггеров подсоединены к соответствующим выходам старшихразрядов сумматора. В течение цикла адаптации при определении величины1 1 у. с появлением логической 1 в каком-либо разряде на выходе сумматора соответствующий ВЯ-триггер устанавливается в 1 и хранит ее до конца цикла адаптации. В момент времени, соответствующий концу цикла адаптации блок 2 упраВЛения вырабатывает импульс, по которому блок изменения 6 масштаба преобразует номер старше; .го, содержащего единицу разряда в значение кода масштаба М, которое записывается в выходном регистре блока до конца процесса кодирования.При 5 этом на выход коммутатора 7 подключается соответствующая Я-разрядная группа (3) и-разрядного двоичного кода с выхода сумматора 4.Если 0 уюд)А 2 то Мю 0 и на 20 выход коммутатора 7 подсоединяются от 1-го до я-го младших разрядов с выхода сумматора 4Если 2 с(улок)Аь 2 зф 1 то М=1 и на выход коммутатора 7 подсоединяются от .2-Го до (Я+1) -Го млад ших разрядов с выхода сумматора 4 и т.д.На этом цикл адаптации эаханчивается. В цикле адаптивного кодирования в каждом такте на выходе сумматора 4 образуется разность х-(хщ,)д, которая на выходе коммутатора 7 представляется в виде ч. в соответствии с (6) .Таким образом, независимо от диапазона флуктуаций кодируемого процес- З35 са х(1) результат адаптивного кодирования представляется 5-разрядным двоичным кодом. На соответствующих выходах устройства также представлены значения (хл,;)д (и-двоичных раэ рядов) и код масштаба М (К-двоичных разрядов). Как,указывалось, восстановить исходный случайный процесс х(с) возможно в,соответствии (7). Применение регистра памяти поэ" воляет значительно упростить известное устройство и,как следствие, повысить надежность работы.Формула изобретенияустройство для адаптивного кодирования стационарных случайных процессов, содержащее сумматор, первая группа входов которого объединена с соответствующими входами блока оценки минимума и подключена к выходам аналого-цифрового преобразователя, информационный вход которого является входом устройотва," управляющий вход аналого-цифрового преобразова- теля соедини с первым вцходом блока управления, второй выход которого подключен к управляющему входу блока изменения масштаба, выходы которого соединены с управляющими входами коммутатора и являются первой группой . выходов устройства, инФормационные входы коммутатора подключены к соответствующим выходам сумматора, вто рая группа входов которою соединена с соответствующими выходами блока оценки минимума и является второй группой выходов устройства,о т л ич а ю щ е е с я тем,что,с целью упрощенияустройства,в него введен регистр памяти,при этом выходы старших разрядов сумматора подключены соответственно ко входам регистра памяти,". выходы которого соединены с соответствующими входами блока изменения масштаба.Источники информации,принятые во внимание при экспертизе 1Авторское свидетельство СССР 9 293239, кл. 6 06 Р 5/02, 07.03.69,2. Авторское свидетельство СССР по заявке 9 2461496/18-24, 11.0377.822199 дтплф Составитель Л.Григорьян-ЧтРедактор М,Петрова Техред М,федорнак орректор М. Коста акаэ 18 Подпис Филиал ППП "Патент", г.ужгород, ул.Нроектная,/75Т ВНИИПИ Государст по делам иэоб 113035, Москва, ж 745 ного комитет ений и откры 35, Раушская а СССРтийнаб., д.4/5