Система микропрограммного управления

ефз Советских ецнеайстически ЗО о 1 7922 ВТОРСКОМУ СВИ ЕПЛЬС Дололн Заяв ен ительное к авт.св л о 04.01,79 (21) инением заявки Мо д-ву 706488/1(51) М.6 0 9/ с присо Госухарстаенныя коинтс СССР но Аслюи нзобрстсннн н открытнй(23) Приорите Опубликовано 30.1230. ЬюДата опубликования олиса ллетень ЙЯ 48ия ЗСа 2.80 53) УДК 681,(088.8)(71) Заявитель ИСТЕМА МИКРОПРОГРАММ О УПРАВЛЕНИЯ ро ни по 0 етго устр оличест ебуетниЯ ". 30 Изобретение относится к вычисли- тельной технике, в частности к устйствам микропрограммного управлея, и может быть использовано при строении цифровых вычислительных машин и контроллеров с микропрограммным управлением.Известно микропрограммное устройство управления 11,содержащее блок памяти, регистры, схемы приема информации, генератор импульсов, сч чик тактов, элементы И, НЕ, дешифраторы, формирователь адресов микропрограммных слов.Сложность тако ойства обусловлена большим к вом разнотипного оборудования.Наиболее близким к изобретению по технической сущности и достигаемому результату является система микропрограммного управления 2, содержащая адресную и управляющую Памяти микрокоманд, память команд, арифметико-логическое устройство, интерфейс ввода-вывода, генератор им пульсов, регистр адреса памяти микро команд, регистр условий, узел выделения логических условий.Однако такое устройство тр большого количества оборудова значительного увеличения объема адресной памяти микрокоманд в случае увеличениячисла ветвлений микропрограмм.Цель изобретения - сокращение обО. рудования.Эта цель достигается тем, что система микропрограммного управления, содержащая генератор импульсов, первый выход которого соединен с управ" ляющими входами памяти команд, адрес" ной и управляющеЯ памятями микрокоманд, первый выход адресной памяти микрокоманд связан с адресным входом регистра адреса памяти микро- команд, выход памяти команд соединен с информационным входом регистра адреса памяти микрокоманд, разрядный выход которого подключен к адресному входу управляющей памяти микрокоманд, выход которой соединен с входом памяти команд и входом арифметикологического блока, а вход генератора импульсов является входом устрой"ства, содержит комбинационный сумматор и память констант переходов, При этом выход логических условиЯ арифметико-логического блока соединен с входом логических условий памяти констант переходов, управляющий вход которой соединен с вторым выходом генератора импульсов, а выход памяти констант переходов - с входом констант перехода комбинационного сумматора, адресный вход которого связан с разрядным выходом регистра адреса памяти микрокоманд, Выход комбинациониого Сумматора подключен к входу адресной памяти микрокоманд, второй выход которой связан с адресным входом памяти констант перехо-дов.Блок схема микропрограммного устройства управления приведена на чертеже.Система микропрограммного управлейия содержит адресную память 1 1 З микрокоманд, регистр 2 адреса памяти микрокоманд, управляющую память 3 микрокоманд, арифметико-логическое устройство 4, генератор 5 импульсов, память 6 команд, комбинационный сум матор 7, память 8 констант переходов.Адресная память 1 микрокоманд содержит адресные микрокоманды, Формат которых включает адрес микрокоманды управляющей памяти 3 микрокоманд и вторую группу адресов памяти 8 констант переходов. Регистр 2 адреса памяти микрокоманд выдает адрес микрокоманды управляющей памяти 3 микрокоманд, который используется также в комбинационном сумматоре 7 для выработки следующего адреса адресной памяти 1 микрокоманд. Управляющая память 3 микрокоманд содерЖит набор различных управляющих микрокоманд для задания режимов работы памяти 6 команд и арифметико-логического устройства 4.Логические условия, вырабатываемые арифметико-логическим устройством, используются в качестве первой 4 Огруппы адресов памяти 8 констант переходов.Устройство работает следующим образом.В каждом цикле, задаваемом генератором 5 импульсов, из адреснойпамяти 1 микрокоманд считываетсятекущая адресная.микрокоманда. Частьадресной микрокоманды используется , для адресации памяти 8 констант упереходов. Другая часть заноситсяв регистр 2 адреса памяти микрокоманд, который определяет адрес управляющей памяти 3 микрокоманд. Этот же адрес подается на первый вход комбинационного сумматора 7 И для определения следующего адреса .адресной памяти 1 микрокоманд. Микро- команда, считанная.из управляющей памяти 3 микрокоманд, подается на вход арифметико-логического устройст- до ва 4, которое по выполнению операций Формирует логические условй, являющиеся первой группой адресов памяти 8 констант переходов. При отсутствии ветвления в микропрограмме адрес следующей микрокоманды адресной памяти микрокоманд определяетсясодержимым регистра адреса памятимикрокоманд, поскольку константа перехода в этом случае равна О. Определение адреса следующей микрокоман,ды в случае ветвления микропрограммыосуществляется путем суммированиясодержимого регистра адреса памятимикрокоманд и константы перехода,считанной из памяти конотант переходов,Наличие в составе данного устройства комбинационного сумматора ипамяти констант переходов позволяетисключить дополнительные схемы управления адресной памяти микрокоманд,что обеспечивает сокращение количества оборудования, а.исключение повторяющихся микрокоманд ведет к уменьшению объема памяти микрокоманд.Формула изобретенияСистема микропрограммного управления, содержащая генератор импульсов,первый выход которого соединен с управляющими входами памяти команд, адресной и управляющей памятями микрокоманд, первый выход адресной памятимикрокоманд соединен с адресным входом регистра адреса памяти микрокоманд, выход памяти команд соединенс информационным входом регистра ад-.реса памяти микрокоманд, разрядныйвыход которого подключен к адресномувходу управляющей памяти микрокоманд,выход которой соединен с входом памяти команд и входом арифметико-логического блока, а вход генератораимпульсов является входом устройства,о т л и ч а ю щ а я с я тем, что, сцелью сокращения оборудования, оносодержит комбинационный сумматор ипамять констант переходов, причемвыход логических условий арифметикологического блока соединен с логическим входом условий памяти константпереходов, управляющий вход которойсоединен с вторым выходом генератораимпульсов, а выход памяти константсоединен с входом констант переходакомбинационного сумматора, адресныйвход которого соединен с разряднымвыходом регистра адреса памяти микрокоманд, а выход комбинационного сумматора подключен к входу адреснойпамяти микрокоманд, второй выходкоторой связан с адресным входом памяти констант переходов,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР М 416696, кл. С 06 Р 9/16, 1974. 2. Патент США У 4.038.643,кл. С 06 Г 9/16, 1977 прототип),792252 СоставительРедактор И. Грувова Техред енк 51 Подпвенного комитета ССретений и открытий5, Раушская наб., д исное Зак филиал ППП "Патентф, г. Ужгород, ул. Проектная,34/48 Тираж ВНИИПИ Государс по делам изоб 113035, Москва, Ж Г. ПономареваАчКорректорА