Частотно-фазовый дискриминатор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДВТИЗЬСТВУСоюз Советских Социалыстическнх Республик(51)М, Кл.з Н 0427/22 Государственный комитет СССР по делам изобретений и открытий(54)ЧАСТОТНО-ФАЗОВЬЗЙ ДИСКРИМИНАТОР Изобретение относится к связи и может использоваться в приемниках многоканальных модемов с ортогональными канальными сигналами и двукратной фазоразностной модуляцией.Известен частотно-фазовый дискриминатор, содержащий два пере- множителя, первые входы которых объединены, а выходы - подключены к входам соответствующих интеграторов, первый блок определения знака, вход которого соединен с вхо-. дом первого инвертора, выход ко-. торого подключен к первому входу третьего перемножнтеля, второй вход которого соединен с выходом второго блока определения знака, к входу которого подключен первый вход четвертого перемножителя, второй вход которого соединен с выходом первого блока определения знака, и первый сумматор, при этом на вторые входы первого и второго перемножителей поданы соответствующие опорные сигнаИ Однако известный дискриминаторне обеспечивает высокую точностьсравнения частот. Целью изобретения является повышение точности сравнения частот.Для этого в частотно-фазовый дискриминатор, содержащий два перемножителя, первыевходы которых объединены, а выходы подключены к входамсоответствующих интеграторов, первый блок определения знака, входкоторого соединен с входом первогоинвертора, выход которого подключенк первому входу третьего перемножителя, второй вход которого соединенс выходом второго блока определения знака, к входу которого подклю чен первый вход четвертого перемножителя, второй вход. которого соединен с выходом первого блока определения знака, и первый сумматор, приэтом на вторые входы первого и вто рого перемножителей поданы соответствующие опорные сигналы, введены четыре дополнительных перемножителя,второй инвертар, второй н третий,сумматоры, два блока вычисления модуля, блок сравнения, два ключа идва элемента задержки, входы которых .соединены с выходами соответствующих интеграторов и первыми входами соответствующих дополнительных 30 перемножителей, к вторым входам кото758559 Составитель Е. ПетроваРедактор М, Ликович Техред А. Щепанская КорректорВ. Бутяга Эаказ 576 Подписное 8/20 тираж 729 ЦНИИПИ Государственного комитетп делам изобретений и открыт 035, Москва, Ж, Раушская наб 4/5 ктная, 4 Филиал ППП "Патент", г. Уж о тора, выход которого подключен кпервому входу третьего перемножителя, второй вход которого соединенс выходом второго блока определениязнака, к входу которого подключенпервый вход четвертого перемножителя, второй вход которого соединенс выходом первого блока определениязнака, и первый сумматор, при этомна вторые входы первого и второгоперемножителей поданы соответствующие опорные сигналы, о т л и ч а ющ и й с я тем, что, с целью повышения точности сравнения частот,введены четыре дополнительных перемножителя, второй инвертор, второйи третий сумматоры, два блока вычисления модуля, блок сравнения, дваключа и два элемента задержки, входы которых соединены с выходамисоответствующих интеграторов и первыми входами соответствующих дополнительных перемножителей, к вторымвходам которых подключены выходы элементов задержки, а выходы соответствующих дополнительных перемножителей соединены с входами второгои третьего сумматоров, выходы которых подключены к входам блоков определения знака и блоков вычислениямодуля, выходы которых соединеныс входами блока сравнения, выходыкоторого подключены к первым входамключей, вторые входы которых соединены соответственно с выходами третьего и четвертого перемножителей,причем выходы ключей соединены свходами первого сумматора, а выходсоответствующего дополнительногоперемножителя подключен к входувторого инвертора,выход которогосоединен с соответствующим входомтретьего сумматора.Источники инФормации,принятые во внимание при экспертизе20 1. Патент ФРГ Р 1512561,кл. Н 0127/22, опублик. 1975
СмотретьЗаявка
2649049, 24.07.1978
ПРЕДПРИЯТИЕ ПЯ Р-6510, ЛЕНИНГРАДСКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ ИМ. ПРОФ. М. А. БОНЧ-БРУЕВИЧА, ОДЕССКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ ИМ. А. С. ПОПОВА
ГРИШУКОВ АЛЕКСАНДР АНДРЕЕВИЧ, ПЕТЯШИН ИГОРЬ БОРИСОВИЧ, ГИНЗБУРГ ВИКТОР ВУЛЬФОВИЧ, РАХОВИЧ ЛЕО МОЙСЕЕВИЧ
МПК / Метки
МПК: H04L 27/32
Метки: дискриминатор, частотно-фазовый
Опубликовано: 23.08.1980
Код ссылки
<a href="https://patents.su/3-758559-chastotno-fazovyjj-diskriminator.html" target="_blank" rel="follow" title="База патентов СССР">Частотно-фазовый дискриминатор</a>
Устройство для автоматического регулирования толщины полосы на входе стана непрерывной прокатки
Номер патента: 880534
Опубликовано: 15.11.1981
Авторы: Дралюк, Козлов, Корытин, Сосковец, Хазанов
МПК: B21B 37/18
Метки: входе, непрерывной, полосы, прокатки, стана, толщины
...15 управляющего сигнала "Запись" соединен с первым входом триггера 16, второй вход которогосоединен с выходом нуль-органа 12, а выход триггера 16 соединен со вторым входом управляемого ключа 11, второй вход интегро-запоминающегоэлемента 13 соединен с выходом эадатчика 17 управляющего сигнала "Сброс".Устройстно работает следующим образом.Выходной сигнал измерителя 1, пропорциональный фактической толщинеполосы, сравнивается в элементе 2 сзаданием толщины, поступающим с выхода задатчика 3, и выходным сигналом интегро-запоминающего элемента 13 и преобразуется в сигнал относительно отклонения толщины от заданного значения, который подается на вход перного блока 4 регулируемого запаздывания. Блок 4 задерживает полученный сигнал отклонения...
Устройство для контроля дискретных блоков
Номер патента: 723575
Опубликовано: 25.03.1980
Авторы: Куперман, Лебедева, Самокиш, Явич
МПК: G06F 11/00
Метки: блоков, дискретных
...этого в предлагаемом устройстве блок 1 ввода тестов вводит в блок 7 памяти, перед вводом тестов, информацию на соответствие номера К одноименного выхода блока 4 сравнения и номера т индикатораЭта информация записана в контрольной программе, Во время тестирования одним контрольным тестом блок 1 ввода теста осуществляет выдачу Г, управляющих импульсных серий, подаваемых на входы блока 7 памяти 10 и на управляющие входы блоков 6.1 и 6.2сканирования.Номера управляющих импульсных серийпоставлены в соответствие с номерами контактов контролируемого дискретного блока, од ноименными выходами блока сравнения, ячейками памяти блока 7 памяти и парами входов блоков 6.1 и 6.2 сканирования. Период тестирования одним контрольным тестом равен или...
Устройство для контроля логических блоков
Номер патента: 734694
Опубликовано: 15.05.1980
МПК: G06F 11/08
Метки: блоков, логических
.... следующим образом. На блоке 1 управления последовательно нажимаются кнопки Сброс, Программа, Пуск и соответственно вырабатываются команды. По команде Сброс осуществляется обнуление устройства перед началом работы. По команде Программа идет запись в блок 4 памяти номеров этапов начала и конца полного цикла тестовой информации для конкретных проверяемых блоков. По команде Пуск происходит обращение к внешним программным устройствам, команд ная информация из блока 2 ввода поступает в блок 1 управления и в соответствии с ней идет запись информации о назначении внешних контактов проверяемых блоков в регистр 3 настройки и тестовой информации в блок 4 памяти. После окончания данного первого этапа, который заключается в разделении входов и...
Устройство для контроля и диагностики гибридных блоков
Номер патента: 957212
Опубликовано: 07.09.1982
Авторы: Видениекс, Калпиньш, Крастиньш, Лацис, Расов, Смилга, Циесалниекс
МПК: G01R 31/28, G06F 11/30
Метки: блоков, гибридных, диагностики
...и номеров вы-объекта 10, а также коммутируют выра- ходных контактов, на которых проиботанные блоком 5 телефонные сигна е зошло несовпадение или несоответству"лы синусоидальной и специальной фор" .ет значение аналогового параметра.мы. Следующая зона введенной информа- Далее с помощью диагностического слоции настраивает блок 19 на выдачу варя определяется неисправный узел .в компаратор 21 требуемых значений диагностируемого объекта 10 и ввоопорных уровней, а блок 7 на соблю- ю дятся номера внутренних контактов идение маски контролируемых выходов, соответствующие эталонные значенияДалее блоком 1 запускается блок 20, аналоговых параметров, на них. Послекоторый по истечению установленного этого осуществляется подача входныхвремени задержки,...
Устройство для контроля блоков памяти
Номер патента: 970481
Опубликовано: 30.10.1982
Автор: Бурдиян
МПК: G11C 29/00
...01 с нулевого выхода триггера 7 постуйает на второй вход элемента И 2, при этом происходит останов. Счетчик 3 указывает адрес сбоя. Контрольный разряд, те. разряд, дополняющий до четности инФормацию в блоке 5, поступает на один из входов блока 9, на другой вход которого с выхода блока 8 поступает контрольный разряд адреса, и на выходе блока 9 формируется комби нированный контрольный разряд. Счет чик 10,подсчитывает число единиц комбинированного контрольного разря" да по всему массиву информации блока 5 памяти, Это число сравнивается схемой 11 сравнения с эталоном, установленным на блоке 12.Эталон для каждого блока 5 памяти определяется на этапе записи информации в него и представляет собой ф константу, которую и устанавливают вручную в...
Предыдущий патент: Устройство для детектирования многочастотных сигналов с двукратной относительной фазовой манипуляцией
Следующий патент: Демодулятор фазоманипулированного сигнала
Случайный патент: Детектор импульсного нейтронного потока