Демодулятор фазоманипулированного сигнала

Союз Советских Социалистических РеспубликОП ИСАНИЕ ИЗОБРЕТЕНИЯ п 758560 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 170878 (21) 2658385/18-09с присоединением заявки ЙР -(51)М. Кл. Н Ой . 27/22 Госупарствеиный комитет СССР по пелам изобретений и открытийИзобретение относится к устройствам демодуляции цифровых сигналов и может быть использовано в системах связи и управления,Известен демодулятор фазоманипулированного сигнала, содержащийгенератор импульсов, первый дискретизатор, генератор опорного сигнала и последовательно соединенныесумматор, квантователь, первый перемножитель, ко второму входу которого подключен выход генератора опорного сигнала, накопитель, коммутатори решающий блок 11 .Однако помехоустойчивость такого демодулятора невелика.Цель изобретения - повышениепомехоустойчивости устройства.Цель достигается тем, что в демодулятор фазоманипулированного сигнала, содержащий генератор импульсов,первый дискретизатор, генератор опорного сигнала и последовательно соединенные сумматор, квантователь, первый перемножитель, ко второму входукоторого подключен,лыход генератораопорного сигнала, накопитель, коммутатор и решающий блок, введеныдва элемента задержки, второй дискретизатор, второй перемножитель, 30 измеритель интенсивности помехи ипоследовательно соединенные блок выделения сигнала и блок автоматической регулировки усиления, выход которого через генератор импульсовподключен к первому входу второгодискретизатора, второй вход и выходкоторого соединены соответственно свыходом первого элемента задержки ипервым входом сумматора, ко второмувходу которого подключен выход второго элемента задержки, вход которого соединен с выходом первого дискретиэатора и первым входом второгоперемножителя, второй вход и выходкоторого соединены соответственно спервым входом генератора опорногосигнала и первым входом измерителяинтенсивности помехи, второй входкоторого соединен со вторым входомгенератора опорного сигнала, дополнительные выходы которого т дключены к соответствующим входам измерителя интенсивности помехи, третийвход и выходы которого соединенысоответственно со вторым выходомкоммутатора и входами блока выделения сигнала, при этом вход первогоэлемента задержки соединен со входом первого дискретизатора, а навходы генератора опорного сигналаподаны соответственно сигналы тактовой и несущей частоты,при этомизмеритель интенсивности помехи,содержит два триггера, сумматор,элементы И, Формирователь короткихимпульсов, элемент задержки и последовательно соединенные Формирователь импульсов, первый ключ, второй ключ, накопитель, ко второмувходу которого подключен выход элемента задержки, и усилитель, приэтом вход элемента задержки соединен с выходом формирователя коротких импульсов, вход которого соединен со вторым входом первого ключа, первым входом и выходом первого 15триггера, ко второму и третьему входам которого подключены выходы второго триггера и элемента И входы которого соединены соответственно с выходами второго триггера и сумматора, 20причем входы сумматора, вход второго триггера, второй вход второгоключа и вход формирователя импульсов являются соответственно входами измерителя интенсивности помехи, выходами которого являются выходы усилителя и Формирователя коротких импульсов, а блок выделениясигнала содержит элемент задержки ипоследовательно соединенные квантователь, нычитающий блок и ключ,выход которого является выходомблока выделения сигнала, входамикоторого являются второй вход ключа и вход элемента задержки, которыйсоединен со входом квантователя, авыход элемента задержки подключенко второму входу вычитающего блока.На фиг. 1 приведена структурнаяэлектрическая схема предлагаемогоустройства, на Фиг. 2 - структурные 40электрические схемы генератора опорного сигнала, измерителя интенсивности помехи и блока выделения сигнала; на фиг. 3 - эпюры, поясняющиеработу устройства. 45Описываемый демодулятор фазоманипулированного сигнала содержит первыйдискретизатор 1, первый элемент 2задержки, сумматор 3 квантователь4, первый перемножитель 5, накопитель6, коммутатор 7, решающий блок 8,нторой перемножитель 9, генератор10 опорного сигнала, содержащий регистр 11 сдвига с обратной связьюи модулятор 12, измеритель 13 интенсивности помехи, блок 14 выделения сигнала, блок 15 автоматическойрегулировки усиления (блок АРУ),генератор 16 импульсов, второй элемент 17 задержки и второй дискретизатор 18, причем измеритель 13 интенсивности помехи состоит из сумматора 19, первого и второго триггеров20, 21, элемента И 22, первого ключа 23, формирователя 24 импульсов,нторого ключа 25, накопителя 26, б 5 усилителя 27, формирователя 28коротких импульсов и элемента 29 запержки, а блок 14 выделения сигналасодержит элемент 30 задержки, вычитающий блок 31 квантователь 32 иключ 33.Демодулятор фазоманипулированныхсигналов работает следующим образом.На перный дискретизатор 1 поступает аддитивная смесь сигнала и помехи г(с), На второй вход первогодискретизатора 1 поступают импульсыдискретизации частоты 8 Е . Еслиисточник частоты дискретизации иисточник тактовой частоты синхронизированы, то с выхода дискретизатора1 квантования по времени смесь сигнала и помехи поступает на элемент2 задержки и второй перемножитель9, на другой вход которого подаетсясинусиода соьИрпс с частотой Гр=2 ГПеремножитель 9 играет роль синхронного детектора для интерференционной помехи. На выходеперемножителя 9 на каждый элементпсевдослучайного кода имеется четыре отсчета, при этомХ=А+А 6 , А+АЗ , А +АЗ,Ар+Азпри р = + 1,Х = А-А, А -А, А -А, Аэ-АДпри р = -1,где Х - отсчеты помехи и сигналапри р: +1,Х - отсчеты помехи и сигналапри р = -1;А - отсчет помехи;А - отсчет сигнала.ЬИз анализа этих отсчетов за дваразнополярных элемента псевдослучайного кода видно, что если сложить нсе эти восемь отсчетов и поделить результат на восемь, то получится амплитуда отсчета помехи АЭти операции выполняются в измерителе13 интенсивности помехи, куда поступают отсчеты с выхода первого перемножителя 5. На другие входы подаютсяимпульсы тактового измерителя 13 интенсивности помехи частоты, псевдослучайные сигналы с выходов двух разрядоврегистра 11 сдвига и сигнал с выходакоммутатора 7,. Сигнал помехи с ныхода измерителя 13 интенсивности помехи поступает в блок 14 выделениясигнала, в котором определяется ар -превышение помехи А над К-тым уровнем квантования, где К -А 1/Ь- целая часть А /д. Напряжение а через3блок 15 АРУ воздействует на генератор 16 импульсов, который вырабатывает "меандровый" сигнал с амплитудойаз при а (Д/2, либо О - ад при а)Ь/2.Далее сигнал смещения поступает навторой дискретизатор 18, с выхода которого квантованный по времени сигнал смещения поступает на сумматор3, где суммируются с квантованнойпо времени смесью сигнала и поме 758560Формула изобретения хи. Чтобы отсчеты сигнала и помехипоступали на сумматор 3 одновременнос отсчетами сигнала смещения, в схему включен элемент 17 задержки, Элемент 2 задержки задерживает входнуюсмесь сигнала и помехи на время, необходимое для анализа помехи. Отсчеты смеси сигнала, помехи и сигналасмещения квантуются по уровню в квантователе 4 и умножаются в перемножителе 5 на опорньй сигнал Рсов 2 и с и поступают в накопитель 6,где происходит их суммирование запериод 6(с). В конце периода накопления сигнал с помощью коммутатора7 подается на решающий блок 8, после чего накопитель 6 обнуляется сигналом с коммутатора 7 и начинаетсяновый цикл работы. На счетный входтриггера 21 подаются импульсы тактовой частоты (Фиг. За), а на входсумматора 19 - два псевдослучайных 20кода с двух соседних разрядов регистра 11 сдвига (Фиг. Зб, фиг. Зв).Сигналы с выхода сумматора 19(фиг. Зг) и триггера 21 (Фиг. Зд)поступают на элемент И 22, с выхода 25которой сигнал (фиг, Зе) поступает науправляющий вход триггера 20, насчетный вход которого подаются импульсы с выхода триггера 21 (фиг. Зд).Положительные импульсы на выходе 30триггера 20 (фиг, Зж) по своему временному положению совпадают с двумяразнополярными элементами опорногопсевдослучайного кода (Фиг. Зв) иопределяют интервал работы накопителя 26 со сбросом. Ключ 23, формирователь 24 импульсов, вход котсрого подключен к выходу коммутатора7, устраняют возможность открытияключа 25, если анилизируемые разнополярные символы р = +1 и р = -1принадлежат различным по знаку единицам двоичной информации, т. е.в этом случае сигнал и помеха небудет противофазны при р = -1 и измерить помеху данным устройством становится невозможным, Сигнал от перемножителя 9 через ключ 25 поступает на накопитель 26 со сбросом.За два разнополярных элемента псевдослучайного кода сигнал на выходе 50накопителя 26 со сбросом равен 8 Аз.Через усилитель 27 с коэффициентомусиления 1/8 сигнал из накопителя26 поступает одновременно на двавхода вычитающего блока 31 через 55квантователь 32 и элемент 30 задержки, необходимый для компенсации задержки сигнала в квантователе 32.Таким образом, к концу времени анализа помехи на выходе вычитающего блока 31 вырабатывается сигнал, равный аз, который через ключ 33 поступает в блок 15 АРУ Ключ 33 открывается короткими импульсами, вырабатываемыми формирователем 28 коротких импульсов, запуск которого осуществляется задним Фронтом положительныхимпульсов с выхода триггера 20. Импульсный сигнал с выхода ключа 33преобразуется блоком 15 АРУ в постоянное напряжение, которое управляет работой генератора 16 импульсов, как описывалось выше. Таким образом, введение в демодулятор фазоманипулированного сигнала двух элементов задержки, второго дискретизатора, перемножителя, измерителя интенсивности помехи, блока выделения сигнала, блока АРУ позволяет полностью устранить эффект подавления помехой сигнала и тем самым в полной мере использовать преимущества цифровой обработки сигналов1. Демодулятор Фазоманипулированного сигнала, содержащий генератор импульсов, первый дискретизатор, генератор опорного сигнала и последовательно соединенные сумматор, квантователь, первый перемножитель, ко второму входу которого подключен выход генератора опорного сигнала, накопитель, коммутатор и решающий блок, о т л и ч а ю щ и й с я тем, что, с целью повышения помехоустойчивости, введены два элемента задержки, второй дискретизатор, второй пере- множитель, измеритель интенсивности помехи и последовательно соединенные блок выделения сигнала и блок автоматической регулировки усиления, выход которого через генератор импульсов подключен к первому входу второго дискретизатора, второй вход и выход которого соединены соответственно с выходом первого элемента задержки и первым входом сумматора, ко второму входу которого подключен выход второго элемента задержки, вход которого соединен с выходом пергого дискретизатора и первым входом второго перемножителя, второй вход и выход которого соединены соответственно с первым входом генератора опорного сигнала и первым входом измерителя интенсивности помехи, второй вход которого соединен со вторым вхОдом генератора опорного сигнала, дополнительные выходы которого подключены к соответствующим входам измерителя интенсивности помехи, третий вход и выходы которого соединены соответственно со вторым выходом коммутатора и входами блока выделения сигнала, при этом вход первого элемента задержки соединен со входом первого дискретизатора, а на входы генератора опорного сигнала пода7 758560 Фиг. ны соответственно сигналы тактовойи несущей частоты. 2. Демодулятор по п. 1, о т л на ю щ и й с я тем, что измеритель интенсивности помехи содержит два триггера, суьечатор, элемент И, Формирователь коротких импульсов, элемент задержки и последовательно соединенные Формирователь импульсов., первый ключ, второй ключ, накопитель, 1 О ко второму входу которого подключен выход элемента задержки, и усилитель, при этом вход элемента задерж,ки соединен с выходом формирователя коротких импульсов, вход которого .соединен со вторым входом первого 15 ключа, первым входом.и выходом первого триггера, ко второму и третьему входам которого подключены выходы второго триггера и элемента И входы которого соединены соответствен но с выходами второго триггера и сумматора, причем входы сумматора, вход второго триггера, второй вход второго ключа и вход Формирователя импульсов являются соответственно входами измерителя интенсивности помехи, выходами которого являются выходы усилителя и Формирователя коротких импульсов.3, Демодулятор по и. 1, о т л ич а ю щ и й с я тем, что блок выделения сигнала содержит элемент задержки и последовательно соединенные квантователь, вычитающий блок и ключ, выход которого является выходом блока выделения сигнала, входами которого являются второй вход ключа и вход элемента задержки, который соединен со входом квантователя, а выход элемента задержки подключен ко второму входу вычитающего блока. Источники информации,принятые во внимание при экспертизе1. Защеми Е. Ееюь. Апа 1 узь оГоцап 1гай 1 оп апд д сбег еГ 1 еМ 1 ь опьргеад 5 ресСгцв ьдпа 15.-1 ЕЕЕ ИаСопа 1 Те 1 есопцпцпсаСоп сопГегепсе,1975, Р. ЗЗ/гО.758560 ЦНИИПИ Заказ 5768 арой Ул, Проектная еит, г. д) Филиал ППП Фи 29 . Подписи