Буферное запоминающее устройство

О Л Й С "ФГЙ-И Е 1,1, 7205 О 7ИЗОБРЕ 1 ЕЙ ЙЯСоюз СоветскихСоциалистическихРесп 1 гбпик К АВТОРСКОМ" т .йдЕ 7 ЕЛЬСтВУ(22) Заявлено 01.09.77 (21) 2522078/18-24с присоединением заявки Асов(23) Приоритет -Опубликовано 05.03.80 Бюллетень Яо оДата опубликования описания 15.03.80по денем изобретений н открытий(54) БУФЕРНОЕ ЗАПОМ-:"Г"гг(ЕЕ УСТРОЙСТВО Предлагаемый накопитель может быть использован в качестве буферно 1 о устроиства и дискретных системах связи, в частности в передатчике и приемнике телеграфного аппарата, а также в качестве оперативного запоминающего устройства.Известны накопители телеграфнь:х кодовых комбинаций, где устройство содержит накопитель на регистрах сдвига на Й разрядов и счетчик с коэффициентом счета равнымИ. Выходы разрядов счетчика подключены ко входам элемента И, с выхода которого поступает сигнал, управляющий записью и считыванием информации в накопитель. Для адресации используется фазовый признак представления адресов, причем при записи очередного знака фаза счетчика меняется на один шаг под воздействием сигналов формирователя одиночных импульсов 1. Аналогичный фазовый признак представления адресов использован в накопителе телеграфных кодовых комбинаций, где накопитель выполнен в виде КМ -разрядных регистров сдвига, где К - число разрядов в кодовой комбинации, а Ж - число хранигых кодовых комбинацгги 2.Входные нггйорхгационные шины подключены через иреключатель ко входам соотве гствуюгцпх регистров. Адрес очередной 5:-. г;сываемой комбнации хранится в счет:.,гке записи с коэффициентом счета равнымыходь: разрядов которого подключены:;эхо,.гам первого элемента И, выход которог;, подкгпачен к управляющим входам пезеклгочателей н входу второго элемента И.Выход этого второго элемента И подключен к установочному входу сигнального триггера заполнения накопителя, другой установочный вход триггера подключен к шине считывания.15Другой вход второго элемента И подклгочен к выходу третьего элемента И, входы которого подключены к выходам разрядов счетчика считывания, с коэффициентом счета равнь 1 м М20В счетчике считывания хранятся адресасч.:тываемых кодовых комбинаций.Фаза счетчиков записи и считыванияизменяется под воздействием одиночныхимпульсов, подаваемых по шинам записи и считывания,Недостатком подобных устройств является динамический режим их работы. При этом значительно увеличивается потребляемая мощность по сравнению со статическим режимом работы или при работе с большой скважностью, что характерно для работы, например; в телеграфных аппаратах.Цель предлагаемого изобретения заключается в снижении потребляемой мощности за счет перехода от непрерывного режима работы накопителя к старт-стопному режиму работы с большой скважностью, Это достигается тем, что устройство содержит два элемента ИЛИ, инвертор и формирователь пачек импульсов, один из входов которого подключен к шине записи, другой вход - к тактовой шине, один из выходов формирователя пачек импульсов подключен ко входу первого элемента ИЛИ и входу второго элемента И, а выход первого элемента ИЛИ подключен к тактовому входу блока памяти последовательного типа, другой выход формирователя пачек импульсов подключен ко входу второго элемента ИЛИ и через инвертор ко входу второго элемента И, другие входы первого и второго элементов ИЛИ подключены к шине считывания.Схема предлагаемого устройства приведена на чертеже, где обозначены блок 1 памяти последовательного типа, элементы 2, 3 ИЛИ, элементы 4, 5 И, инвертор б, триггер 7, формирователь 8 пачек импульсов, счетчик 9 чисел, входные 10 и выходные 1 кодовые шины, тактовая шина 12, шина 3 записи, шина 14 считывания.Блок памяти может быть построен настатических регистрах сдвига с целью циркуляции и управляемыми переключателями информации на входах регистров сдвига или на статических оперативных запоминающих устройствах, адресные входы которых подключены к выходам адресного счетчика.Предположим, что блок памяти выполненна четырехразрядных регистрах сдвига (М=4).Работа предлагаемого накопителя происходит следующим образом.После сигнала начальной установки счетчик 9 чисел, состоящий в данном случае из двух разрядов, и триггер устанавливаются в исходное состояние, например, нулевое. При этом срабатывает элемент 5 И и управляющий сигнал поступает на вход записи блока 1 памяти.При этом информационные входы регистров сдвига подключаются ко входным. кодовым шинам 10, а цепь циркуляции разрывается. Одновременно с информацией по шинам 10, по шине 13 записи поступаетЗ 6 35 В 6 вз Формула изобретения 5 В 6 26 2 сигнал запись. При этом срабатывает формирователь 8 пачек импульсов и на одном выходе появляется пачка из четырех импульсов (К= 4), а на другом выходе одновременно появляется пачка из трех импульсов.Под воздействием четырех импульсов, поступающих на тактовый вход регистров блока памяти через элемент 2 ИЛИ информация записывается в первые разряды регистров и продвигается далее до конечного, четвертого разряда. Пачка из трех импульсов поступает на тактовый вход счетчика 9 чисел,В связи с тем, что коэффициент счета счетчика равен в данном случае 4 (й), фаза счетчика отстанет на один шаг от фазы блока памяти, определяемой местом первой записанной информации.Элемент 4 И не сработает, т, к. в момент действия сигнала с элемента 5 И присутствуют оба сигнала с выходов формирователя пачек импульсов, но в противофазе.Таким образом, чередующиеся сигналы записи и считывания позволяют осуществлять в данном устройстве последовательную запись и считывание информации в накопитель.При этом в динамическом режиме накопитель работает лишь при записи (Ктактовых импульсов) и считывании (один тактовый импульс), что позволяет сократить потребляемую мощность по сравнению с накопителями, работаю 1 цими в непрерывном динамическом режиме.Другим преимуществом данного накопителя является возможность анализировать первую комбинацию сразу же после записи ее в накопитель, т. к. она появляется на выходе блока памяти сразу после цикла записи. Буферное запоминающее устройство, содержащее блок памяти последовательного типа, информационные входы в выходы которого подключены соответственно к входным и выходным кодовым шинам, счетчик чисел,фвыходы которого подключены к соответствующим входам первого элемента И, выход которого подключен к управляющему входу блока памяти последовательного типа и входу второго элемента И, выход которого подключен к одному установочному входу триггера, другой установочный вход которого подключен к шине считывания, и тактовую шину, отличающееся тем, что, с целью снижения потребляемой мощности устройства, оно содержит два элемента ИЛИ, инвертор я формирователь пачек импульсов, один из входов которого подключен к шине записи, другой вход - к тактовой шине, один из720507 в В. ГуФр Состав втел Текред К. Ш Тираж,662 ИПИ Государственно о делам изобретен Москва, Ж - 33, Р ПП сПатентэ, г, Уж Редактор М. МинаевЗаказ 16227/38ЦНИ 13033,филиал П 3выходов формирователя пачек импульсов подключен ко входу первого элемента ИЛИ и входу второго элемента И, а выход первого элемента ИЛИ подключен к тактовому входу блока памяти последовательного типа, другой выход формирователя пачек импульсов подключен ко входу второго элемента ИЛИ и через инвертор ко входу второго элемента 6И, другие входы первого и второго элементов ИЛИ подключены к шине считывания.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР493805, кл. Ст 11, С 7/00, 1974.3 2., Авторское свидетельство СССР557504, кл. Н 04 Е 13/08, 1974 (прототип). ордоноваич Корректор Т. СкворцовПодвесноего комитета СССРй и открытийаушская наб д. 4/3город, ул. Проектная, 4