Запоминающее устройство

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Саюэ СаветсиннСацналистнчесиннРеспублик и 911614. ао делам изобретений и открытий,66(088.8) Дата опубликования описания 070382 В,И; Косов, А.М; Иванов, К.В. Милованов, В А,И. Савельев и 6.И, фокин 2) Авторы изобретен 1) Заявитезй: Э 4.(54) ЗАПОМИНАЮДЕЕ УСТРОЙСТВО 2 относит и може ых вычи х вычис Изобретение ся к вычислйтельной технике т быть использовано в цифров слительныхмашинах и други лительных устройствах,Известны полупроводниковые запо 5минающие устройства (ЗУ), имеющиепо сравнению с ферритовыми ЗУ болеевысокое быстродействие, более высокую плотность записи информации,поз.товоляющие упростить схемы управленияЗУ, поскольку основные уровни входных и выходных сигналов элементовполупроводниковой памяти соответствуют уровням сигналов стандартных1 Злогических элементов и проектироватьвсе вычислительное устройство по единым технологическим и конструктивнымпринципам 13,Такие устройства содержат накопитель, адресные инверторы и дешифраторы, на которые подаются сигналы адреса с кодовых шин, выходные усилители, с которых код числа передается,на кодовые шины ЦВМ, адресные инверторы и дешифраторы разрядных сигналов, на которые поступают сигналы .кода числа из ЦВМ и блок управления записью-считыванием, координирующий работу полупроводникового ЗУ. В таких устройствах осуществляется запись и считывание информации с высоким быстродействием, однако элементы памяти в накопителе потребляют энергию в режиме хранения информации и теряют хранимую информацию при выключении питания. Кроме того, отсутствие внутренних схем блокировки и задания управляемых временных интервалов ухудшает надежность работы полупроводникового запоминающего устройства в рабочих режимах.Наиболее близким к предлагаемому по технической сущности является устройство, которое может быть использовано для построения запоминающих устройств с сохранением информации при выключении питания, обладающихмедленной записью и стиранием информации и быстрым считыванием без разрушения информации. Такое устройство содержит накопитель (матрица запоминающих элементов ЗЭ 1;соединенный с формирователями опроса, триггеры считывания, записи и стирания, входящие в задающую синхронизирующую схему и схему .управления режимом, на. которые с кодовых шин из ЦВМ поступа ют сигналы считывания, стирания,за. писи и "установка нуля". На устройство из ЦВМ поступают также с кодовых шин сигналы адреса и числа. В рассматриваемом полупроводниковом ЗУ 15 имеются еще буферный адресный регистр, дешифратор .столбцов, схема приема-, выдачи кода числа. В устройстве может производиться запись новой информации, ее считывание и передача в ко довые шийы ЦВМ и стирание ранее за.писанной инФормации2.Однако изменение последовательности формирования сигналов спроса и подачи сигналов считывания, несоблюде ние .временных соотношений в сигналах и появление выбросов ложных сигналов может привести к потере информации, ее искажению или недозаписи новой информации, а знацит и к ее нечеткому , Зо различению при последующем считыва, нии. Все это приводит к ненадежной , работе полупроводникового запоминающего устройства с. преимущественным считыванием информации и длительным ее хранением при выключенном питании.Цель изобретения " повышение надежности работы полупроводникового запоминающего устройства при записи, считывании и стирании информации.Поставленная цель достигается тем, что в запоминающее устройство, содер.жащее накопитель, соединенный с кодовыми шинами адреса и числа, первый вход накопителя подключен к выходу формирователей опроса, второй вход - к первому выходу триггера считывания, третий вход - к первому выходу триггера записи, четвертый вход - к первому выходу триГгера стирания,а первые входы триггеров считывания, записи и стирания соединены соответственно с кодовыми шинами "Считывание", "Запись" и "Стирание", введены триггер опроса, блоки задержки, триггер управления, счетцик, .формирователь импульсов блокировкитри элемента И, пять .элементов ИЛИ, причем первый вход первого элемента ИЛИ соединен с первым входом триггера опроса и сшиной опроса, первые входы второго,третьего и четвертого элементов ИЛИподключены к шине "Установка 0", вторые входы первого и второго элементов ИЛИ подключены к первым выходамсоответственно второго и первого блоков задержки, вторые входы третьегои четвертого элементов ИЛИ соединеныс первым и вторым выходами счетчика,третий выход которого подключен кпервому входу триггера управления,.вход счетцика соединен со вторым выходом второго блока задержки, третийвыход которого подключен к первомувходу формирователя импульсов блокировки, второй вход которого соединенсо вторым выходом триггера стирания,второй вход которого подключен к выходу третьего элемента ИЛИ и третьему входу триггера записи, второй выход которого соединен с первым входомпервого элемента И, второй вход которого соединен со вторым выходом первого блока задержки, выход первогоэлемента И подключен ко входу второ.го блока задержки, вход первого блока задержки соединен со вторым выходом триггера считывания, третий выход первого блока задержки соединенсо вторым входом триггера опроса,выходы первого и второго элементов ИЛИподключены к второму и третьему входам триггера считывания, выход триггера опроса и третий выход триггерасчитывания соединены соответственнос первыми .входами второго и третьего элементов И и вторым входом второго элемента И, второй вход третьего элемента И подключен к шине "Запись", выходы второго и третьегоэлементов И подключены к входам пято.го элемента ИЛИ, выход которого подклюцен к входу формирователя опроса. На чертеже представлена структурная схема запоминающего устройства (полупроводникового),Запоминающее устройство содержитнакопитель 1,соединенный с кодовыми шинами адреса и числа, формирователи 2 опроса, триггеры 3 считывания, записи 1 и стирания 5. С. целью повышения надежности работы устройства при записи, считывании и стирании в него введены триггер 6 опроса, первый блокзадержки, триггер 8 управления, счетчик 9, второй блок 10 задержки, формирователь импульсов 1 блокировки,5 Ч 11611 6 О 15 в состояние "1" и триггер 6 опроса. 20 С триггера 3 считывания запускается первый блок 7 задержки и подается разрешающий потенциал на накопительопределяя в нем режим считывания. С помощью сигнала опроса и сигнала 25 с первого блока 7 задержки,сбрасывающего.триггер б опроса в нулевое состояние, формируется запускающий импульс, который через второй элемент И 13 и пятый элемент ИЛИ 19 по- Зо ступает на формирователи 2 опроса, с которых сформированный по амплитуде и длительности сигнал опрашивает выбранную ячейку накопителя 1. Код числа с накопителя подается в кодовыеЗ 5 45 опроса, первой и второй гиниями задержки, триггером управления, формирователем импульсов блокировки, счеттри элемента И 12-1 ч, пять элементов ИЛИ 15-19.Запоминающее устройство с преимущественным считыванием работает в трех режимах: считывания, записи и стирания. 8 режиме считывания информации на накопитель 1 из кодовых шин ЦВИ поступают сигналы адреса, а на элементы управления - сигналы "Установка 0", опроса и "Считывания". Сигнал "Установка 0" подготавливает всеблоки полупроводникового ЗУ к работе, в частности, устанавливая триггер 3 считывания через второй элемент ИЛИ 16 в исходное состояние.После этого. сигнал опроса через первый элемент ИЛИ 15 устанавливает триггер 3 считывания в состояние "1". Сигналом опроса устанавливается) шины ЦВИ.В режиме записи информации такжепервоначально поступает сигнал "Уста новка 0", подготавливая все схемыустройства к работе. Сигнал опросачерез первый элемент ИЛИ 15 запускает триггер 3 считывания, однако разрешающий потенциал с него на накопитель 1 не поступает, С триггера счичтывания сигнал проходит через первыиблок 7 задержки и, благодаря разре" шающему потенциалу с триггера 4 записи, .церез первый элемент И 12 и второй блок 10 задержки запускает сцетчик 9, с помощью которого формируется необходимое время записи, С второго блока 10 задержки вновь устанавливается в "1". триггер 3 сцитывания, сброшенный перед этим в нулевое состояние сигнаЛом с первого блока 7 за держки через второй элемент ИЛИ 16, и на счетчик 9 поступает второй импульс и так далее. Со счетчика 9.устанавливается в "1" триггер 8 управления, который сигналом "Установка 0" через четвертый элемент ИЙЙ былсброшен перед этим в исходное сос 1 Ой" ние. Сигнал опроса с триггера опросав режиме записи на формирователи2 опроса проходит через третий элемент И 14 по разрешающему потенциалу с кодовой шины, "Запись" и через пя"тый элемент ИЛИ 15 Этот сигнал начинается раньше, цем на накопителе 1поступает сигнал с триггера 8 управления,.и заканчивается позже, так как сброс триггера. 8 управления через четвертый элемент ИЛИ 18 осуществляется не с последнего разряда счетчика 9, с которого сбрасывается трйггер 1 записи через третий элемент ИЛИ 17На накопитель 1 поступают .коды адреса и записываемого числа с кодовых шин ЦВМ, сигналы опроса и прог . граммирующий сигнал и производится запись информации в выбранную ячейку накопителя 1.Стирание записанной информации в накопителе 1 осуществляется не отдельными числамиа массивами. Работа происходит,в основном, так.же,как в режиме записи, только дополнительно работает триггер 5,стирания,запускающий формирователь импульсов 11 блокировки, с которого сигнал поступает на соответствующие схемы накопителя. Длительность сигнала с формирователя 11 блокировки и его положения относительно сигнала управления опроса определяется вторым бло" ком 10 задержки и счетчика 9.Таким образом, изменяя. время запуска формирователей .2 опроса,триггера 8 управления и формирователя импульсов 11 блокировки с помощью бло-. ков 7 и 10 задержки и счетчика 9 и подбирая длительность сигналов опроса, управления и блокировки также с помощью блоков 7 и 10 задержки и счетчика 9, можно обеспечить надеж-, ную запись и стирание информации, исключающую появление ложных и слабых сигналов в режиме считывания и обеспечив высокую надежность работы полупроводникового запоминающего устройства.Использование предлагаемого полупроводникового запоминающего устройства с введенными в него триггеромчиком, тремя элементами И и пятью элементами ИЛИ, позволяющими повысить надежность работы устройства при записи, считывании и стирании информации путем введения блокировки стирания информации, исключения изменения последовательности формирования сигналов считывания и точной ус" тановки временных соотношений при подаче сигналов и их окончании, Все это исключает потери информации, ее искажение и недозапись новой инфор. мации,и следовательно, достигается четкое различение сигналов "0" и "1" при считывании информации из полупроводникового запоминающего устройства,Формула изобретения 401. Ващев К.А., Орликовский А.А. Полупроводниковые интегральные схемыпамяти на "биполярных транзисторныхструктурах". И ,Советское радио", 1979, с. 208.2. Прангишеили И.В Лементуев В,А.,Сонин И,С, Элементы ЗУ на ИДП структурах. И., "Энергия", 1978 ф с. 88(прототип). Запоминающее устройство, содержащее накопитель, соединенный с кодовы, ми шинами адреса и числа, первый вход накопителя подключен к выходу формирователей опроса, второй входк первому выходу триггера считывания, третий вход - к первому выходу триггера записи, четвертый вход - к первому выходу триггера стирания, а первые входы триггеров считывания, записи и стирания соединены соответственно с кодовыми шинами Считываниен и "Запись" и нСтирание", о т л и ч а ю. щ е е с я тем, что, с целью повышения надежности устройства, в него введены триггер опроса, блоки задержки, триггер управления, счетчик,формирователь импульсов блокировки,три элемента И, пять элементов ИЛИ, причем первый вход первого элемента ИЛИ соединен с первым входом триггера опроса и с шиной опроса, первые входы второго, третьего и четвертого элементов ИЛИ подключены к шине "Установка 0", вторые входы первого и второго элементов ИЛИ подключены к первым выходам соответственно второго и первого блоков задержки, вторые входы тоетьего и четвертого элемен 1614 8тов ИЛИ соединены с первым и вторымвыходами счетчика, третий выход которого подключен к первому входу триггера управления, вход счетчика соединен с вторым выходом второго блоказадержки, третий выход которого подключен к первому входу формирователяимпульсов блокировки, второй вход которого соединен с вторым выходомтриггера стирания, второй вход которого подключен к выходу третьегоэлемента ИЛИ и третьему входу триггера записи, второй выход которогосоединен с первым входом первого элемента И, второй вход которого соединен с вторым выходом первого блоказадержки, выход первого элемента Иподключен к входу второго блока задержки, вход первого блока Задержкисоединен с вторым выходом триггерасчитывания, третий выход первого бло ка задержки соединен с вторым входомтриггера опроса, выходы первого ивторого элементов ИЛИ подключены квторому и третьему входам триггерасчитывания, выход триггера опроса итретий выход триггера считывания соединены соответственно с первыми входами второго и третьего элементов Ии вторым входом второго элемента И,второй вход третьего элемента И подключен к шине "Запись", выходы второго и третьего элементов И подключены к входам пятого элемента ИЛИ, выход которого подключен к входу формирователя опроса. Источники информации,принятые во внимание при экспертизе