Динамическое запоминающее устройство

1 Я3 Союз Советских Социалистических Республик(21 22) Заявлено 0108 б 51 вки Мо с присоединением з Государст омитет ниыи к ССР изобре кры 1 ий 23) Приоритет Опубликоваио 0 ий о делам и.1 179. Бюлле нь Мо Дата опубликования описани 5.1 1.7 9) Авторы изобрете Буйн А.Б. Непомнящи 1) Заявител(54) ДИНАИИЧЕСКОЕ ЗАПОНИНАЮЩЕЕ УСТРОЙСТ лока управления регистра уровня тветственно, соединен с шиовня, входы нены соответстика и регистракоторого под" е и шины сигасти быть маши к о мож грого аммууровн ограммны ределени чного об поминаю" нешними с ми. для у ческ ло наконие б лели рудо поЛь ок ны ия со" сое" оса, соетра тстизобретена котором поясняетсябражена Изобретение относитсявычислительной техники ииспользовано в вычислите,.ах, интерпретирующих прзаписанную на языке высоминимашинах, не имеющихсредств динамического рапамяти, а также для страмена между оперативнымишими устройствами (ЗУ) изапоминающими устройстваИзвестно устройствония информацией в динамисодержащем адресный блокэлементы и дешифратор с111. Однако сложная структура и прямее злачительлого количества обования ограничивают область исзования данного устройства.Наиболее близким по технической сущности к предложенному изобретению является динамическое запоминающее устройство, содержащее накопитель, один из входов которого соединен с первым выходом блока управления, другой вход которого соединен со входом счетчика и выходом блока дели телей частоты, вход которого подключен ко второму выходу блока управления, первые входы бсоединены с выходамии блока сравнения соовход регистра уровняной сигнала номер урблока сравнения соедивенно с выходами счетчадреса, один из входовключен к адресной шинналов запрос и возврат,рые соединены со вторыми входамиблока управле,ния 2 .Недостатком известноявляется большое средне15 обслуживание заявки.Цель изобретения - повышестродействия устройства.Поставленная цель достигаетстем, что устройство содержит блопроса, выходы которого соединес третьим входом блока. управлени другим входом регистра адресаответственно, выход накопителядинен с первым входом блока опрвторой и третий входы которогодинены с другими выходами регисуровня и регистра адреса соотвевенно.Сущность ияч ерт ежом, н изо20 функциональная схема предложенногоустройства, которое содержит накопитель 1, выполненный на сдвигающихрегистрах, счетчик 2, регистр адреса3, регистр уровня 4, блок управления5, блок делителей частоты 6, блокопроса 7, блок сравнения 8, причемблок управления соединен с шиной 9сигналов запрос и шиной 10 сигналов фвоэврат, а регистр уровня 4 - с шиной 11 сигнала номеруровняф,Устройство работает следующимобразом.На блок управления 5 поступаетсигнал фзапрос по шине 9, а нарегистр уровней 4 - "номер уровняпо шине 11, который соответствуетобъему запрашиваемой памяти. Всяраспределяемая память объемом 2"слов разделяется на ячейки памятиобъемом 2", 2 к ",2" " двоичныхслов. Все ячейки памяти одного размера представляются сдвиговым регистром. Следовательно, сдвиговых регистров в накопителе 1 столько,сколько существует различных размеров уровней памяти. Все сдвиговыерегистры отображают, таким образом,структуру памяти в виде дерева, Накаждом уровне, начиная с верхнегонулевого, количество разрядов в регистре определяется как 2 , гдеС= 0,1 п, ( 8 - текущий номеруровня) .По сигналу запрос и номерууровня блок управления 5 вырабатывает 35импульсы, которые выдаются на блокделителей частоты 6. На самый нижний уровень - и, импульсы поступаютс частотой Еп, на каждый последующийуровень импульсы поступают с частотой вдвое меньшей, чем на предыдущей.Это объясняется тем, что количествоячеек памяти на каждом последующемуровне вдвое меньше, чем на предыдущем. Импульсы с блока делителей частоты 6 поступают на накопитель 1 45, для сдвига содержимого их влево наодин разряд по каждому импульсу.Одновременно импульсы частоты подаются и на счетчик 2, где производитсяих подсчет.50Сдвиг в накопителе 1 продолжаетсядо тех пор, пока в одной иэ ячеек памяти накопителя 1 соответствующегоуровня не будет зафиксирован нуль.. Это свидетельствует о том, что данная ячейка памяти свободна, Этой ячейке соответствует начальный адрес,который содержится в счетчике 2, Одновременно наличие нуля в ячейке памяти накопителя 1 и сигнал с регистрауровня 4, поступающие на блок опроса 7, обеспечивают пересылку содержимого счетчика 2 в регистр адреса3 для последующей выдачи его. Приэтом блок опроса 7 обеспечивает не- с обходимый сдвиг информации при передаче иэ счетчика 2 в регистр адреса 3 в соответствии с номером уровня, При этом в ячейку памяти накопителя 1 данного уровня заносится единица, свидетельствующая о том, что данная ячейка памяти накопителя 1 занята. Заносятся единицы и в ячейки накопителя 1 других уровней, которые связаны с ячейками памяти накопителя 1 по древовидной структуре.Если все,ячейки памяти накопителя 1 данного уровня оказались занятыми, то с блока опроса выдается в блок управления 5 информация о том, что переписи иэ счетчика 2 в регистр адреса 3 не было и блок управления 5 выдает сигнал ошибка.При освобождении какой-либо ячейки памяти накопителя 1 начальный адрес этой ячейки памяти принимается в регистр адреса З,а блок управления 5 обеспечивает выдачу импульсов на блок делителей частоты 6 и с него на счетчик 2 и накопитель,1.При этом происходит сравнение адресов в счетчике 2 и регистре адреса 3, блок сравнения выдаст, сигнал на блок управления 5. Последний обеспечит запись нулей в разряды сдвиговых регистров накопителя, которые соответствуют освободивше ячейке памяти с начальным адресом содержащимся в регистре адреса,Преимущество предложенного Устройства заключается в том, что при его использовании сокращается среднее время на обслуживание заявкиФормула изобретенияДинамическое запоминающее устройство, содержащее накопитель, один из входов которого соединен с первым выходом блока управления, другой вход которого соединен со входом счетчика и выходом блока делителей частоты, вход которого подключен ко второму выходу блока управления, первые входы блока управления соединены с выходами регистра уровня и блока сравнения соответственно, вход регистра уровня соединен с шиной сигнала номер уровняф, входы блока сравнения соединены соответственно с выходами счетчика и регистра адреса, один иэ входов которого подключен к адресной шине, и шины сигналов запрос 1 и воэвратф 1, которые соединены со вторыми входами блока управления, о т л и ч а ю щ е е с я тем, что, с целью повьааения быстродействия устройства, в него введен блок опроса, выходы которого соединены с третьим входом блока управления и драим входом регистра адреса соответственно, выход накопителя соединен696544 с первым входом блока опроса, второйи третий входы которого соединеныс другими выходами регистра уровня ирегистра адреса соответственно.Источники инФормации,принятые во внимание при экспертиэе 1. Авторское свидетельство СССР9 514346, кл. 0 11 С .21/ОО,1974. 2. ЭЕЕЕ Тгоцв Соври 1 197524, 9 10, с953-957 (прототип),Составитель А. Ворони Техред Э. Чужих Ко РеюетнихиФЬаВай Ю жв сП.З 090/3 е 681 Под арственного коми изобретений и отЖд Раушская аказ наб.ул. Пр иая,4 нтф, г. Ужгород филиал ППП Па Тираж ЦНИИПИ Гос по делам 3035 Москкто сное та С ытий