Запоминающее устройство

о п н с Ан и 1 Союз Севетсинх Соцналнстнческнк Республик(22) Заявлено 150578(21) 2617021/18-24с присоединением заявки Ио(23) Приоритет -С 11 С 11/00 Государственный комитет СССР но дедам изобретений н открытий(71) ЗаяВИТЕЛЬ Специальное конструкторское бюро систем автоматическогоуправления(54) 3 АпсминАюеее УстРОЗстВс Изобретение относится к области вычислительной техники и может быть использовано в ЗУ на магнитных элементах. 5Известно ЗУ с автономным контролем 11, содержащее накопитель, регистры адреса и числа, усилители считывания, схемы свертки по .модулям 2 и 3, схемы сравнения, схемы ИЛИ и схему формирования. обратного кода, В устройстве предусмотрена возможность обнаруженйя одиночных ошибок при считывании числа из накопителя, а также контроль исправности адресных "цепейНедостатками этого устройства являются.большие аппаратурные затраты и .невозможность обнаружения кратных ошибок в считан.ном из накопителя числе, что снижает его надежность.Наиболее близким из известных по технической сущности к изобретению является ЗУ 121, содержащее накопитель с адресными и разрядными цепя ми, блок местного управления, регистры кодового слова и силы корректирующего кода, триггер операции, схему равенства кодов, блоки кодирования и декодирования, схему опреде- Зп ления кратности ошибок и блоки схемИ й ИЛИ.За счет использования временнойизбыточности и корректирующих кодопеременной силы зто устройство способно обнаруживать ошибки любойкратностн, но зто достигается засчет значительных аппаратурных затрат и усложнения устройства.Целью изобретения является упрощенке устройстЬа,Поставленная цель достигается тем,что в Зу,.содержащем накопитель намагнитных элементах, вход которогрподключен к первому выходу формирователя импульсов, выходы накопителясоединены с первыми входами первыхэлементов И, вторые входы которыхсоединены со вторым выходом формирователя импульсов, вторые и третьиэлементы И, элементы ИЛИ и регистр,.первые входы вторых элементов И соединены с выходами накопителя на магЙитных элементах, выходы первых элементов И подключены к одним из входов элементов ИЛИ, другие входы вторых элементов И соединены с третьимвыходом формирователя импульсов, выходы вторых элементов И соединены сдругими входами элементов ИЛИ, выходы которых подключены к одним из входов регистра, другой вход регистрасоединен с четвертым выходом формирователя импульсов, выходы регистрасоединены со. входами третьих элементон И, выходы которых соединены совходами формиронатвля импульсов.На чертеже дана структурная схема.предлагаемого устройства.Устройство содержит накопитель на 10магнитных элементах 1, первые 2, вторые 3, третьи 4 элементы И, элементыИЛИ 5, регистр 6 и формирователь импульсов 7,Устройство работает следующим образом.При считывании информации из накопителя на элементах 1 формировательимпульсов 7 формирует импульс тока,который подается Ь одну из адресныхшин накопителя 1, При возрастании ипри убывании адресного тока на выходах накопителя 1 поянляются импульсынапряжения, полярность которых определяется записанной по выбранному адресу информацией. При этом полярностьимпульса при возрастании адресноготока. противоположна полярности импульса при убывании адресного тока накаждом из выходов накопителя 1В момент возрастания адресного тока Формирователь импульсов 7 формирует напервом выходе строб 1, которыйпоступает на вторые входы элементовИ 2 и служит для выдачи информации,появившейся на выходах накопителя 1,на выходы устройства, Та же информация заносится через элементы ИЛИ 5 нрегистр б, все триггеры которого перед началом цикла считывания устанавливаются в нулевое состояние импульсом, поступающим с выхода установкив фОф Формирователя импульсов 7.В момент убывания адресного тока формирователь 7 Формирует на нторомстробирующем выходе строб 2, который поступает на вторые входы элементов И 3 и служит для занесения информации, появившейся на выходах накопителя 1, через вторые элементы И 3и элементы ИЛИ 5 в регистр 6, При появлении строба 2 информация накаждом иэ выходов накопителя 1 противоположна информации в момент появления строба 1 ф. Поэтому при отсутствии неисправности в устройстве постробу 2 ф в регистр б заноситсяинформация, инверсная занесенной постробу 1При этом все триггерырегистра 6 устанавливаются в единичное состояние, на выходах третьихэлементов И 4 появляется сигнал, указывающий на отсутствие ошибки н считанном иэ накопителя 1 информационномсловеПри наличии неисправности адресных или разрядных цепей накопителя 1 и других цепей, а также при ноздействии сигнала помехи на одном ияи нескольких выходах накопителя 1 информация остается неизменной в моменты появления строба 1 и строба 2, что приводит к занесению нуленой информации в соответствующие триггеры регистра 6, В этом случае элементы И 4 формируют на выходе сигнал ошибки, по которому производится повторное считывание информации из накопителя 1 по прежнему адресу. Если при заданном формирователем 2 количестве циклов считывания ошибка нв устраняется, элементы И 4 выдают на выход устройства сигнал неустранимой ошибки,Таким образом, использование пар разнополярных импульсов, наведенных н разрядных шинах накопителя 1 при пропускании по адресной шине импульса тока, для обнаружения ошибок любой кратности н считанном из накопителя 1 числе позволяет значительно сократить аппаратурные затраты для контроля правильности считанной из памяти информации.Формула изобретенияЗапоминающее устройство, содержащеенакопитель на магнитных элементах,вход которого подключен к первомувыходу формирователя импульсов, выходы накопителя соединены с первымивходами первых элементов И, вторыевходы которых соединены со вторымвыходом Формирователя импульсов,вторые и третьи элементы И, элементы ЙЛИ и регистр, о т л и ч а ющ в е с я тем, что, с целью упрощения устройства, н нем первые входывторых элементов И соединены с выходами накопителя на магнитных элементах, выходы первых элементов И подключены к одним из входов элементовИЛИ, другие входы вторых элементов Исоединены с третьим выходом формирователя импульсов, выходы нторых элементов И соединены с другими входа"ми элементов ИЛИ, выходы которых под"ключены к одним из входов регистра,другой вход регистра соединен с четвертым выходом формирователя импульсов, выходы регистра соединены совходами третьих элементон И, выходыкоторых соединены со входами формирователя импульсов.Источники информации,принятые во внимание при экспертизе1. Авторское снидетельство СССР9 467409, кл. С 11 С 29/00, 15.04.1975.2. Самофалов К.Г, и др. Структурно-логичвские методы повышения надежности запоминающих устройств, М.,Машиностроение, 1976, с, 103,рис. 44 прототип) ./5 Филиал ППП Патент, г. Ужгород, ул. Проектная Тираж 681 ЦНИИПИ Государст по делам изоб 13035, Москва, ХПо нного комитета тений и открыт Раушская наб, дписное СССР ий