Запоминающее устройство с самоконтролем

е.1 вц-с . Е " "ОКВяр.Г Союз Советских Социалистических Республик(22) Заявлено 1608,77 (21) 2517208/18-24с присоединением заявки Ио -(51)М. Кл,2 С 11 С 29/00 Государственный комитет СССР по делам изобретений н открытий(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВС С САМОКОНТРОЛЕМ Изобретение относится к областизапоминающих устройств,Известно запоминающее устройствос самоконтролем, в котором контрольфункционирования устройства осуществляется путем образования свертки исравнения ее с информацией в контрольном разряде 11,Однако, это устройство имеет невысокую скорость работы.Наиболее близким по техническойсущности к предложенному являетсязапоминающее устройство с самоконтролем, содержащее блоки памяти, выходы которых подключены к первымвводам соответствующих блоков конт"роля, блок Формирования сигнала отказа, выходные и управляющую шины (21.Однако это устройство терявтбыстродействие при контроле исправности и локализации неисправностиузлов устройства, основанного такжена образовании сверткиЦель изобретения - повышение быст" 25родействия устройства.Это достигается тем, что устройство содержит блок задержки стробасчитывания и блоки поразрядного сравнения, входы которых подключены соответственно к выходам блоков памяги, блоков контроля и блока задержки строба считывания, а выходы - к выходным шинам и одним из входов блока формирования сигнала отказа, другие входы которого соединены с выходами блоков контроля. Выходы блока формирования .сигнала отказа подключены соответственно ко вторым входам блоков контроля и одному из входов блока задержки строба считывания, другой вход которого соединен с управляющей шиной.На чертеке изображена блок-схема предложенного устройства.Устройство содержит блоки памяти 1, блоки поразрядного сравнения 2, блок формирования сигнала отказа 3, блоки контроля 4, блок задержки строба считывания 5, входные ши" ны б, управляющую шину 7, выходные шины 8. Выходы блоков 1 подключены к первым входам соответствующих блоков 4. Входы блоков 2 подключены соответственно к выходам блоков 1, 4 и 5, а выходы - к шинам 8 и одним иэ входов блока 3, другие входы которого соединены с выходами блоков 4, Выходы блока 3 подключены соответственно ко вторым входам блоков 4 и одному иэ входов блока 5, другойвход которого соединен с шиной 7,служащей для подачи строба считыва ния,Устройство работает следующим образом,На входы двух блоков памяти 1 по"ступают сигналы кода адресов, числа,команд и запроса от арифметическогоустройства (на чертеже не показано),в том числе сформиронанный и арифметическом устройстве код контрольногоразряда. В случае исправной работыобоих блоков 1 на выходе каждого блока поразрядного сравнения 2 устанавливается сигнал логическая 1, и считанная с каждого разряда обоих блоков 1 информация поступает одновременно.через блоки поразрядного сравнения 2 на вход арифметического уст- .ройства, В случае же неисправностиодного иэ блоков 1 произойдет несовпадение информации хотя бы в одном иэраэрядон, и сигнал несовпадения с одного или нескольких блоков 2 поступит на вход блока 3, который нырабатынает сигнал запуска блокон контроля 4, на нходы которых также поданаинформация, считанная иэ соответствующих блоков 1. По окончании опера"ции свертки ее результат сравнивается с кодом, записанным в контрольномразряде блока 1. На выходе блока 30.контроля 4 в случае несовпадения результата операции свертки с контрольным кодом установится сигнал неисправности блока 1. Этот сигнал поступает на блок индикации отказа (на З 5чертеже не показан) на пульте оператора, на входы блоков поразрядногосравнения 2 и блока 3. При этом происходит блокирование схем поразрядного сравнения во всех блоках 2, блокирование выходов неисправного блока1 и сброс в исходное состояние блока 3. В результате на выходе каждогоблока 2 устанавливается информация,соответствующая считанной .только иэисправного блока, и отключаются бло"ки поразрядного сравнения 2. Информация с выходов блоков 2 подается на,шины 8. Для исключения воэможностисчитывания непранильной инФормации вмомент выполнения операции сверткипредусматривается блок задержки строба считывания 5, который обеспечиваетзадержку Формирования строба на время выполнения операции свертки покоманде от блока 3В случае возник"новения неисправности блока 1 возможны следующие варианты дальнейшего использования устройства:а) ремонт, возвращающий устройствов исходное состояние (в этом случае 60из устройства могут быть исключеныблок 5, а также схемы блокированиявыходов неиспранного блока и схемыблокирования поразрядного сравненияв блоках 2); 65 б) дальнейшая работа с контролеМ в каждом такте с соответствующим снижением быстродействия (для этого варианта не требуются цепи, обеспечивающие блокиронание блоков 2, но необходимо ввести сброс блоков 4 в каждом такте, например, от последующего запроса);в) дальнейшая работа, в течении некоторого времени, например, до окончания решения задачи, с максимальным быстродействием, но беэ конроля оставшегося исправного блока 1 модуля (в этом случае используются все блоки, но исключается сброс блоков 4).лок поразрядного сравнения строится на относительно простых элементах, содержащих 6-7 вентилей, поэтому может быть реализован н виде одной микросхемы. В эту же микросхему могут быть включены также блок 5 и шины 6 и 7, При этом количество выводов микросхемы не. превысит 48 для органиэации контроля запоминающего устройства с длиной слова в один байт. Таким образом, предложенное устройство позволяет обеспечить контроль, локализацию неисправности и отключение отказавшего блока ламя" ти ценой сравнительно небольших эа" трат оборудования (от единиц до до" лей процента от общего количества образования системы памяти в зависимости от информационной емкости устройства) при практически полном отсутствии потери быстродейст-вия.Формула изобретенияЗапоминающее устройство с самоконтролем, содержащее блоки памяти, выходы которых подключены к первым нходам соответствующих блоков конт" роля, блок формирования сигнала отказа, выходные и управляющую шины, о т л и ч а ю щ в е с я тем, что, с целью повыаения быстродействия устройства, оно. содержит блок задержки строба считывания и блоки поразрядного сравнения, входы которых подключечы соответственно к выходам блоков памяти, блоков контроля и блока задержки строба считывания, а выходы - к выходным шинам и одним иэ входов блока Формирования сигнала отказа, другие входы которого соединены с выходами блоков контроля, выходы блока формирования сигнала отказа подключены соответственно ко вторым входам блоков контроля и одному иэ входов блока задержки строба счнты696545 лительных машин,М., Советское радио, 1966, с. 95.2. Велецкий В.В. Теория и практические методы реэервирования радиоэлектронной аппаратуры,М., Энер гия, 1977, с.,147 (прототип). вания, другой вход которого соединен с управляющей шинойИсточники информации,принятые во внимание при экспертиэе 1. Путинцев Н.Д. Аппаратный контроль управляющих цифровых вычис оставитель В. Рудаковехред Л. Алферова Корректор Е. но СР Тираж 681 НИИПИ Государс по делам иэо 35, Москва, Ж"каэ 6776/53 д, 4/ т, г, Ужгород, ул. Пооектная,Филиал П Редактор А. Виноград Подп венного комитета ретений и открыти 5, Раушская наб.,