Устройство синхронизации

МЙ 4ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическиРеспублик(5 присоединением заявки4 Ь 7/ Государственный комитет Совета Министров СССР по делам изооретеннй и открытий) Заявител 54) УСТРОЙСТВО СИНХРОНИЗАЦИИ хнике связиретных сисрадиоэлеконизации,соельно вклюсчитывания, поданы таксчитывания а блока пат невысокв ие помех нхронизации. тельно вклю-, итывдния, на поданы такка счптываировка блосигнальным считывания первый сиг я соединен спамяти.иде элемен- подключены Изооретение относится к т Р мож 1 исОльзоватьс 5 в ДРс темах управления и контроля тронны.и объектами.Известно устройство синхр держащее инвертор, последоват ченные блок питания и блок на управляощий вход которого товые импульсы, а выход блока подключен ко входу блокировк мяти 1).Однако это уст 1.ойство имее помехоустойчивость.Цель изобретения -- повыш устойчивости устройства.Для этого в устройство си содержащее инвертор последова ченные блок памяти и блок сч управляющий вход которого товые импульсы, а выход бло ния подключен ко входу блок ка памяти, к дополнительным входам блока памяти и блока подключен выход инвертора, а нальный вход блока считывани соответствующим входом блокаБлок памяти выполнен в в та ИЛИ, ко входам которого выходы первого и второго элементов И, кпервым входам подключен выход инвертора, а выход элемента ИЛИ подключен ковторому входу первого элемента И, причемпервым и дополнительным сигнальными входам блока памяти являются второй и третий вход второго элемента И, входом блокировка - вход инвертора,Г 1 ричем блок считывания выполнен наэлементе ИЛИ, ко входам которого подключены выходы первого и второго элементовИ, а выход элемента ИЛИ подключен кпервому входу первого элемента И, ко второму входу которого подключен выходвторого элемента ИЛИ, причем первым идополнительным сигнальным входами блока считывания являются первый и второйвходы второго элемента И,1 И. управляющим входом - третий вход второго элемента ИЛИ и первый вход второго элемента И,а входом блокировка - второй вход посседнего.Нв чертеже изображена структурнаяэлектрическая схема предложенного устройства,Устройство синхронизации содержит последовательно вклоченный блокпамятии блок 2 считывания, на управлякнций входФормула изобретения 50 55 которого поданы тактовые импульсы, а выход блока 2 считывания подключен ко входу блокировка блока 1 памяти, к дополнительным сигнальным входам блокапамяти и блока 2 считывания подключен выход инвертора 3, а первый сигнальный входблока 2 считывания соединен с соответствующим входом блока 1 памяти.Блок 1 памяти выполнен в виде элемента ИЛИ 4, ко входам которого подключенывыходы первого и второго элементов И 5, 6,к первым входам которых подключен выход инвертора 7, а выход элемента ИЛИ 4подключен ко второму входу первого элемента И 5, причем первым и дополнительнымсигнальными входами блока 1 памяти являются второй и третий вход второго элемента И 6, входом блокировка - входинвертора 7,Блок считывания 2 выполнен на первомэлементе ИЛИ 8, ко входам которого подключены выходы первого и второго элементов И 9, 10, а выходэлемента ИЛИ 8 подключен к первому входу первого элемента И 9, ковторому входу которого подключен выходвторого элемента ИЛИ 11, причем первыми дополнительным сигнальными входами блока 2 считывания являются первый и второйвходы второго элемента ИЛИ 11, управляющим входом - третий вход второго элемента ИЛИ 11 и первый вход второго элемента И 10, а входом блокировка - второйвход последнего,Устройство работает следующим образом.Информация передается парафазнымсигналом от источника2 информации поканалу 13 прямого кода и каналу 14 обратного кода 5.При отсутствии сигнала информации, чтосоответствует отсутствию напряжения вканале 13 прямого кода и наличию напряжения в канале 14 обратного кода, на выходе элемента ИЛИ 4 и элемента ИЛИ 8,а, следовательно, и на выходе устройства,сигналы отсутствуют.Если помеха вызывает появление напряжения в канале 13 прямого кода (в этомслучае напряжение присутствует в обоихканалах 13, 14) или вызывает подавлениенапряжения в канале 14 обратного кода(в этом случае напряжение отсутствует вобоих каналах 13, 14), состояние выходаблока 1 памяти не изменяется, так как сигнал помехи не пройдет через элемент И 6,а состояние блока 2 считывания изменяется,так как сигнал помехи не пройдет черезэлемент И 9 из-за отсутствия напряженияна втором входе элемента И 9, Поступление тактовых импульсов также не изменяетсостояния выходов элемента ИЛИ 4 и ИЛИ 8.Сигнал информации, которому соответствует наличие напряжения в канале 13прямого кода и отсутствие напряжения в канале 14, поступает через элементы И 6,5 о 15 20 25 30 35 40 45 инвертор 3 и элемент ИЛИ 4 на выходблока 1 памяти и блокируется через элементы И 5, ИЛИ 4. В этом случае действиепомехи, вызывающей пропадание напряжения в канале 13 или появление напряженияв канале 14 обратного кода, не вызываетизмене я сос-анния вых".а блока 1 памятит. е. не вызы;:".т про.".елани сминалана выходе элемента ИЛР 1 4.. Поступающий на устройство тактовыйимпульс через элементы И 10 и ИЛИ 8проходит на выход блока 2 считывания, аследовательно, на выход устройства, и блокируется через элементы И - 9, ИЛИ 8. этотже сигнал с выхода элемента ИЛИ 8 поступает на инвертор 7, на выходе которогосигнал пропадает, а значит пропадает исигнал на выходе блока 1 памяти (т, е.на зыходе элемента ИЛИ 4),При пропадании тактового импульса пропадает сигнал на выходе элемента ИЛИ 11,затем на выходе элемента И 9, а, следовательно, и на выходе элемента ИЛИ 8,т,е. на выходе устройства. Таким образомв этом случае фронт выходного сигналаустройства формируется задним фронтом тактового импульса.Если входной сигнал накладывается напередний фронт тактового импульса, устройство работает аналогично.Если информационный импульс накладывается на задний фронт тактового импульса, устройство работает следующим образом.Сигнал информации записывается вблок 1 памяти, С выхода элемента ИЛИ 4сигнал поступает через элементы И 10и ИЛИ 8 на выход устройства, выходнойсигнал элемента ИЛИ 8 блокируется черезэлементы И 9 и ИЛИ 8 и через инвертор 7поступает на блок 1 памяти, вызывая пропадания сигнала на выходе последнего (т. ена выходе элемента ИЛИ 4).При пропадании информационного импульса пропадает сигнал на выходе элемента ИЛИ 4, затем - на выходе элемента И 9, а следовательно, и на выходе элемента ИЛИ 8. Таким образом, в этом случае задний фронт выходного сигнала устройства формируется задним фронтом информационного импульса. Помеха, действующая на канал 13, не влияет на рассматриваемый ход работы устройства. 1. Устройство синхронизации, содержащее инвертор, последовательно включенные блок памяти и блок считывания, на управляющий вход которого поданы тактовые импульсы, а выход блока считывания подключен ко входу блокировка блока памяти, отличающееся тем, что, с целью повыщения помехоустойчивости, к дополнительоставнтель Т. Марред О. Луговаяаж 805комитета Советабретений и отк35, Раушская нг. Ужгород, ул Ред Зак Корректор Е. ПаппПодписноеМинистров СССРытий ор Г.Марховск4929/49НИИПИ Госудпо113035,Филиал ППП рствснного делам изо Москва, ЖП атент,4/5 ектнаным сигнальным входам блока памяти и блока считывания подключен выход инвертора, а первый сигнальный вход блока считывания соединен с соответствующим входом блока памяти.52. Устройство по п. 1, отличающееся тем, что блок памяти выполнен в виде элемента ИЛИ, ко входам которого подключены выходы первого и второго элементов И, к первым выходам которых подключен выход 1111 вертора, а выход элемента ИЛИ подключен ко второму входу первого элемента И, причем первым и дополнительным сигнальными входами блока памяти являются второй и третий вход второго элемента И, входом блокировка - вход инвертора.153. Устройство по и. 1, отличающееся тем, что блок считывания выполнен на первом элементе ИЛИ, ко входам которого подключены выходы первого и второго элементов И, а выход элемента ИЛИ подключен. к первому входу первого элемента И, ко второму входу которого подключен выход второго элемента ИЛИ, причем первым и дополнительным сигнальными входами блока считывания являются первый и второй входы второго элемента ИЛИ, управляющиМ входом - третий вход второго элемента ИЛИ и первый вход второго элемента И, а входом блокировка - второй вход последнего. Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР301856, кл. Н 03 К 19/42, 1971.