Устройство мажоритарного декодирования

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советски Социалистических Республик(11) 623258 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Дополнительное к авт, свид-ву г 2388794/18-09 исоединением заявкиПриоритет Н 04 ь 1 рстеенныи комитета Министров СССРлам изобретенийи открытий осу Сов по 8.БюллетеньЗЗ (писания 28 03, "Й К 621.394 (088. 8) 3) Опубликовано 05, 0945) Дата опубликования А. М. Ситников(54) УСТРОЙСТВО ления подкл 1 очены к другим входам олока дешифраторов и.дополнительного блока ячеек памяти.На чертеже изображена структурная электрическая схема предложенного устроиства.Устройство мажоритарного декодирования содержит блок 1 управления. выходы которого соответственно подключены к первым входам буферного блока 2 с обратными связями, блока 3 ячеек памяти и выходного блока 4, а также блок 5 дешифраторов и дополнительный блок 6 ячеек памяти, причем выходы буферного блока 2 с обратными связями через последовательно соединенные блок 3 ячеек памяти, блок 5 дешифраторов и дополнительный блок б ячеек памяти подключены ко вторым входам блока 3 ячеек памяти и выходного блока 4, при этом дополнительные выходы б 1 ока 1 управления подключены к другим входам блока 5 дешифраторов и дополнительного блока,б ячеек памяти.Устройство работает следующим обраго команде бного блока 1 уп- мволы Первоначальнавения из бм(22) Заявлеио 27.07.76 ( Изобретение относится к техиикс связи и может нспользоваться в устройствах для передачи цифровой информации.Известно устройство мажоритарного декодирования, содержащее блок управления, выходы которого соответственно подключены к первым входам буферного блока с обратными связями, блока ячеек памяти и выходного блока 11.Однако такое устройство не обеспечивает доста гочной точности декодирования.Цель изобретения - повышение точности декодирования.Для этого в усгройство мажоритарного декодирования, содержащее блок управления, выходы которого соответственно подключены к первым входам буферного блока с обратными связями, блока ячеек памяти и выходного блока, введены блок дешифраторов и дополнительный блок ячеек памяти, причем выходы буферного блока с обратными связями через последовательно соединенные блок ячеек памяти, блок дешифраторов и доцолш 1 тельньй блок я еек памяти подключены ко вторым входам блока ячеек памяти и выходного блока, при этом дополнительные выходы блока управРИТАРНОГО ДЕКОДИРОВАНИ3принятой кодограм мы подаются в исрвук) ячейку 7 блока 3 ячеек памяти. Далее символы колограммы из первой ячсикипередаются в слелующуо 8; а в буферцоч блоке 2 с помощью обратии связи из принятой колограммы образуются цклически сдвинутые на столько разрядов, чтобы ц один и тот жс элемент 9 црихс)лились гс символы исхолной кодограммы, которые вхолят в олну и ту же копрлыую проверку лля определения соответствующего символа кодограм мы.Символы таким образом циклически слвицутых кодограмм ио кмяцдс с блока ) управления подаютс 51 ца вхпи элементов 9 первой ячейки 7, гле црисходит их суммирование по модулю дв 5. К 1 ж.111 и из поучаемых таким образом результатов к)цтрольных проверок последовательно ПО команде из блока 1 управления цсрсчсцается из предыдущей ячейки 7 в цослелуощую 8После получения результатов всех контрольных проверок с иомоцью олока лецифраторов 5 ооразуется сумма результатов контрольных проверок одновремепо для всех символов ирицятои кодограччы.С подачей им;улься ця блок б децифр- торов ца элементах 9 дополнительного о,- ка б ячеек памяти образуотея резульгяты логического умножения символов, записанных в элементах 9 блока 8 ячеек лоиоги- тельного блока 6 ячеек и цолучеицыи рсзультат переписывается в первую ячсику 7.Результат последнего с южеция цо чолулю лва, прелставляющий собои млялшии нулевой) разряд суммы результатов кнтрольных проверок, переписывается в первую ячейку 7, а во всех последующих ячейках 8 оказьваются записанными полученные результаты операшй логичсского у)иО- жения, предстявляощие соон число слцниц слелуюццмстаршего разряда образуемой суммы.Далее лля определения сгслуОпСо (первого) разряля этой суммы в ацялпчцои последовательности осуществляются те )ке операции над результатами операции логического умножения, 1 олучецими ц предыдущем этапе, при эточ результат цослелце- ГО СЛОЖЕНИЯ ПО МОЛУЛЮ ДВа ПЕРЕПИСгвпастСЯ в 5 чсйку 8.-1Тгиие операции иИци.ятся;и) тех шр.пои Пс по,1 уч игс 5 ,1 ко ;1 и и рсз, иг 1 ,О ГЕСКОГО УГ НО)КС И 51, КОТОРЫ И И ПРЕД- павляет собой старший разряд суммы ре зультатов контрольных проверок. Этот последний результат остается записанным в дополнительный блок б ячеек памятиникуда не переписывается), а во всех предшествующих ячейках 7, 8 оказываются соответственно записан 51 ыми последующие разряды 1 О сумчы по мере их убывания.Для выбранного порога декодированиязаписанные в блок 3 ячеек памяти разряды суммы результатов контрольных проверок, соответствующие единицам в двоичном представлении ка)кдого из чисел равных или больших порога, но меньших или равных обцссму числу контрольных првсрок. По к- г)11 ЦДС ИЗ О, КСУц Р 1 В.1 С НИЯ 1 М нож 1 К)- ся и складывак)тся и выходном )локс 4.В результате последнего сложения на 20 чентах 9 выходного блока 4 оказываютсязаписанными символы кодогряммы с наи.равлсцными ошибками, информациоцгяя часть которой выдается корреспонденту.25Фоиула изобретенияУстройство мажоритарного лекодирования, содержащее блок правления, выхОЛыкоторого соответственно подключены к пер 30 вым входам буферного блока с обрапычисвязями, олока ячеек памяти и выходногоблока, отличающеее) тем, что, с целью повышения точности леколирования, ввелецы олок дешифраоров и дополнительныйблок ячеек памяти, причем выходы буферного блока с обратнымц связями через последов 1 гсльно соединенные блок ячеек памяти, олок Лешифраторов и дополнительныйблок ячеек памяти подключены ко вторымвхляч блока ячеек памяти и выходного40 бл)кя, ири этом лополнительныс выходы бл- ка управления подключены к другим входачблока лешифраторов и дополнительцого бгОКС 5 СК Пс 1 УЯТИ,Источники информации, принятые во вцичацис при экспертизе:45 1. Авторское свилетсльство СССРЛЪ -12010, кл, С Об 1) 1112,1972,