Устройство цикловой синхронизации

Союз СоветскихоцмйлмстическихРеспублик 11)623260 ИЗОБРЕТЕН И К ЬВТОе СКОМУ СВИДВТВЛЬС ительное к авт,ид-ву.(45) Дата опубликования М. Кл 51200/1 04 7 С ОеударетееннВЙ ееммтетСевете ИнниетрОВ СССее делам кеебретенийи еткрытнй(53) УДК 621.394 662.2 (088.8 2) Авторы изобретения А. П, БаевиМ Одесский отдел центральнот о научно-исследовательско института связи(71) Заявител ОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦ 4 вязи гстео не обеспечивачивости.ышецие помеховремени вхождеакое устр ой помех( бретения и сокращ онизм,Изобретение . относится к электр и может использоваться в цифровых мах передачи. Известно устройство цикловой синхронизации, содержащее последовательно соединенные регистр сдвига, дешифратор, первый анализатор, первый накопитель, блок совпадения и генератор, выход которого подключен к другому входу первого анализатора, другой выход которого через второй накопитель подключен к другому входу первого накопителя, а также последователь - цо соединенные второй анализатор, бчок управления и делитель, выход которого ключец ко второму входу блока совпадения и первому входу второго анализатора, а другой вход делителя объединен со входом регистра сдвига и другим входом генератора и является входом устройства, причем выход дешифратора подключен к второму входу второго анализатора,Однако т ойствет достаточн оустойПель изо- повустойчивости ениеция в сицхр 2Для этого в устройство цикловой синхронизации, содержащее последовательно соединенные регистр сдвига, дешифратор, первый анализатор, первый накопитель, блок совпадения и генератор, выход которого подключен к другому входу первого анализатора, другой выход которого через второй накопитель подключен к другому входу первого накопителя, а также последовательно соединенные второй анализатор, блок управления и делитель, выход которого подключен ко второму входу блока совпадения и первому входу второго анализатора, а другой вход делителя объединен со входом регистра сдвига и другим входом генератора и является входом устройства, причем выход дешифратора подключен к второму входу второго а нализатора, введен дополнительный накопитель, вход которого соединен с выходом делителя, а выход - с третьим входом блока совпадения.На чертеже изображена структурная электрическая схема предложенного устройства.Устройство цикловой синхронизации содержит последовательно соединенные регистр 1 сдвига, дешифратор 2, первый анализатор 3, первый накопитель 4, блок 5 совпадения и генератор 6, выход которогоподключен к другочу Входу 1 Срвоо аиализатора 3, другой 1 зыход которого через Б:орОи накопите ль / и, к,иочец к,3 рГО)1) хо. д) первого цаксиитля 4, а также послтоВатсльно сосд(ииеииье Втор(Й )1 н;(лизг Ор 8, 5 блок 9 управа(1 ия и дел(тель 10, выход ко- гороГО иодк,к)ч и ко В Ором) Вход) б О- ка 5 совпадения и перочу входу 1)тори( анализатора 8. и другой )ход делителя О соединен со входом регистраслвига и другим входом генератора 6 и иляется Входом устройства, причем выхот дешифратора 2 подкл)очец к второму входу второго анализатора 8, а также дополнительный накопитель 11, вход оторого соегНцси с выходом делителя 10, а выход - с треты)м входом 15 блока 5 соиалеция.Устройство работает следую)цим образом.В состоянги синхронизмг сиГналы на ыходе деиифратора 2 и генератора 9 совиадцит ио ремеци. 11 ри этом на выходе иер 20 в(го анализатора 3 периодчески Нояликтси сигналы, заполняоще второй иак(иитель 7, а иерый накопитель 4 оиустоици. На вы.(оде блока 5 сопадения сип)ал и.сутст)зут, и ге 1 ритор 6 р;3ота 1 сиихри- К) с прииимачым грхи(30 ыч сигило).,Ь.лигль 10 раоотает синхронно генерап- ром 6, сигналы на ыходс второго анализа.тора 8 и на Выходе блж 9 уиралеция отсутствуют.Г 1 ри нар) шенин сиихроцизма сигналы иа входах анализаторов 8 и 8 не сиифазиы и ца выходах этих анализаторов появляотея сип)алы 1).совпадения. Сигналы несовпадения с выхода первого анализатора 8 поступают иа вход первого накопителя 4 и наполиякт его. 1 осл наполнения первого 31 акоиителя 4 на его выходе появляется сигнал, подГОтаВГП)вак)1 ций Олок 5 сОВпадси 351 к )стацовке гецератора 6.1 ервый сигнал несовпадения ца Бых(де 4 т 3 ого г 3 Плизатора 8 подготавливает б,ОК 9 упр)3 злепи 51 и ) сты)10 ке делителя 10.ри 1 юявлеиии на выходе де 1 ифраторг 2 лгнала на выходах первого анали:зг)тора 8 и бл;ка 9 управления ноялик)тс 51 сигиалы, хстг)навливаюцНе делитель 1 О.,1,алее усгройство переходит в р(жим контрля, в котор(ч оно находится;о тех пор, 3Ка ия ана,ирчеыои позиц 31 и ц. сфо(13 - рустся комбинаиия символов, отличная т 5, иихрогруипы, Г 10 ле этого следу)оции 333- 1)ал иа выходе дешифратора ) устацо(п делитель О и устройство перидет Б ржич иГр)г 5) синхроии;3) а 1) друОЙ НОзиции ири:и) Бемого групкого сигнала.Г)(кич образом осуществляется процесс по 13 к)1 синхросиГня;1)3 незаВисимо От состоя(ии первого накопителя 4.11 рестройка генератора 6 производится только после обнаружения устойчивого отсу(с(зия состояния сиихронизма на предыдущей .тактовой позиции (после заполнеш 151 иерВОГГ) цакОНггеля 4 пО Выходу из с 5 хроиизма) и устойчивого обнаружения синхрогруппы иа др) гой позиции. (После за Олнения дополнительного накопителя 1 по входу Б синхроцизм),В пред,)атаемом )ГстройстВе циклогзой синхронизации исключается ложная перестройка генератора б, и, как следствие, время несинхронной работы аппаратуры сокрцается. хо:ффициецт деления дополнительного накопителя 1 выбирается исходя из статических характеристик группового сигнала и структуры синхрогруппы.При использовании предложенного устрогсггза згачительцо повышается помехоустойчивость и сокрацается время вхождения . в сицхронизм.Фор,)г)э га ггзооретенияУстройство цикловой синхронизации, содржашее гпследовательно соединенные регистр сдвига, деиифратор, первый анализатр, первый нг)коиитель, блок совпадения и генератор, выход которого йодключен к друго)1) входу первого а н ал изатора, другой гзьход которого через второй накопитель подключен к друго входу первого накопителя, а также последовательно соединенные второй анализатор, блок управления и делитель, выход которого подключен ко второму входу блока совпадения и первому Входу зторого анализатора, а другой вход делителя обьединен со входом регистра сдвига и другим входом генератора и является входом устройства, причем выход дешифратора подключен к второму входу второго анализатора, о)эгича)ощеег тем, что, с целью повышения помехоустойчивости и сокращения времени вхождения в сиихронизм, введен дополнительный накопитель, вход которого соедииеи с выходом делителя, и выход - с третьиы Входом блока сОВпадени 5.Источники информации, принятые во вничацие при экспертизе:. Левин Л. С. и 11 лоткин М. Л.)ОС)гогзы построения цифровых систем передачи. М., (;Б 51 з)5, 1975, с.6 - 120.:Заказ -02949 Тирани 80511 НИ 1 1 И Государственно о комитета Совета Мипо делам изОбретений и открыт3085, Москва, Ж, Раушская наб.,Филиал П 11 П Патент, г. Ужгород, ул. П