Адаптивный коммутатор

(11) 618861 ТОР СКОМУ СВИДЕТЕЛЬСТВУ свид-ву(61) Дополнительное к авт (22) Заявлено 14.06,76 (21 л 4 3 11/20 4 Д 6/00 51) 371475/18-09 исоединением заявкиН осударстеенныи иомит Совета Министров ССС по делам иэооретенийи открытии 23) Приоритет43) Опубликовано 05. юллетень 2(53) УДК 621,3 ,6 (088,8) 5) Дата опубликования описания 1,0 т.Ф 72) Авторы изобретен. Грибок, С, В. 1.1 еханович и А, И, Чучеров Н тин,71) Заявитель 54) АДА НЫИ КОММУТАТОР входу и к первомду арифметическблок синхронизавыход которогогистру, второй вьзируюшими входаи оперативного затий выход подклля адреса и кформирователя фходной регистрТак как адаптивныи коммутатор передает свои сигналы в радиолинии с циклической частотой, то поиск отсчета коммутации должен обязательно произойти за наперед заданный период времени, что при водит к потере коммутируемых сигналов инеэффективной работе адаптивного коммутатора.Целью изобретения является сокращениепотерь коммутируемых сигналов,Для этого в адаптивный коммутатор, содержаший входной регистр, выход которого подключен к первому информационному входу арифметического блока, управляющий выход которого подключен к входу формирователя функции приоритета, блок задания апер тур, выход которого соединен с управляюИзобретение относится к информационно-измерительным системам и может применяться в многоканальных системах, использующим квазиобратимое сжатие данных,Известен адаптивный коммутатор, содержаший входной регистр, блок синхронизации и управления, блок памяти, блоки коммутации, схемы сравнения, аналого-цифровой преобразователь, выходной регистр, блок формирования адреса 1,Однако этот адаптивный коммутатор работает с аналоговыми сигналами, что является недостатком ввиду того, что большинство информационно-измерительных систем работает с дискритизацией и преобразованием аналоговых сигналов в цифровую форму.Наиболее близким по технической сущности к предлагаемому изобретению является адаптивный коммутатор, содержа ший входной регистр, выход которого подключен к первому информационному входу арифметического блока, управляюший выход которого подключен к входу формирователя функции приоритета, блок задания апертур, выход которого соединен с управляюшим входом арифметического блока, оперативный запоминающий блок, выход и вход которого подключены к вто 1)ому информационному у информационному выхоого блока соответственно, ции и управления, первый подключен к входному реход соединен с синхроними арифметического блока поминаюшего блока, а треючен к входу формироватесинхронизируюшему входу ункции приоритета, и вы).618861 50 55 60 3щим входом арифметического блока, оперативный запоминающий блок, выход и вход которого подключены к второму информационному входу и к первому информационному выходу арифметического блока соответственно, блок синхронизации и управления, первый выход которого подключен к входному регистру, второй выход соединен с синхронизирующими входами арифметического блока и оперативного запоминающего блока, а третий выход подключен к входу 10 формирователя адреса и к синхронизирующему входу формирователя функции приоритета, и выходной регистр, введен дополнительный запоминающий блок, информационный вход которого соединен со вторым информационным выходом арифметического блока и с первым входом выходного регистра, а выход подключен к второму входу выходного регистра, первый и второй выходы формирователя функции приоритета соединены с первыми управляющими входами дополнительного запоминающего блока и выходного регистра соответственно, первый выход формирователя адреса подключен к управляющему вхбду формирователя функции приоритета, а второй выход соединен со вторыми управляющими входами дополнительного запоминающего блока и выходного регистра,На чертеже изображена структурная электрическая схема предлагаемого адаптивного коммутатора.Адаптивный коммутатор содержит входной регистр 1, выход которого. подключен к первому информационному входу арифметического блока 2, управляющий выход которого подключен к входу формирователя 3 функции приоритета, блок 4 задания апер тур, выход которого соединен с управляющим входом арифметического блока 2, оперативный запоминающий блок 5, выход и вход которого подключены к второму информационному входу и к первому информационному выходу арифметического блока 210 соответственно, блок 6 синхронизации и управления, первый выход которого подключен к входному регистру 1, второй выход соединен с синхронизирующими входами арифметического блока 2 и оперативного запоминающего блока 5, а третий выход подключен к входу формирователя 7 адреса и к синхронизирующему входу формирователя 3 функции приоритета и выходной регистр 8. Кроме того коммутатор содержит дополнительный запоминающий блок 9, информационный вход которого соединен с вто рым информационным выходом арифметического блока 2 и с первым входом выходного регистра 8, а выход подключен к второму входу выходного регистра 8, первый и второй выходы формирователя 3 функции приоритета соединены с первыми управляющими входами дополнительного запоминающего блока 9 и выходного регист 4ра 8 соответственно. Первый выход формирователя 7 адреса подключен к управляющему входу формирователя 3 функцииприоритета, а второй выход соединен с вторыми управляющими входами дополнительного запоминающего блока 9 и выходногорегистра 8.Адаптивный коммутатор работает следующим образом.Входные сигналы в цифровой форме поступают с циклической частотой на входной регистр 1, Работу всего устройства иуправление осуществляет блок 6 синхронизации. С выхода входного регистра 1 сигналы поступают на арифметический блок 2.Сигналы первого кадра через арифметический блок 2 записываются в оперативный запоминающий блок 5. Начиная со второго кадра, с приходом сигнала из 1-го канала в арифметический блок 2 сигналамиуправления блока 6 синхронизации переносится сигнал из оперативного запоминающегоблока 5 с адресом того же канала. Затем арифметический блок 2 вычисляет разность между поступившим сигналом из 1-го канала исигналом того же канала, хранящимся воперативном запоминающем блоке 5, и сравнивает эту разность с допустимыми границами, задаваемыми блоком 4 задания апертур по тому или иному закону.При превышении верхней или нижнейграницы сигнал считается неизбыточным.При этом с управляющего выхода арифметического блока 2 в формирователь 3 поступает сигнал неизбыточности, по которому со второго выхода формирователя 3 напервый управляющий вход выходного регистра 8 поступает сигнал разрешения длязаписи в выходной регистр 8 коммутируемого сигнала, поступающего с выхода арифметического блока 2,При этом происходит также запись адреса канала в выходной регистр 8 с формирователя 7 адреса. В формирователе 3 задается число отсчетов коммутации за кадр,которые будут переданы. Таких отсчетов может быть несколько, но не больше числа каналов. В случае, когда в формирователе 3задается конкретное число для передачи отсчетов коммутации, время, через котороебудут передаваться отсчеты в канал связи,будет равно частному от деления количестваканалов назаданное конкретное число дляпередачи отсчетов. Передача сигналов в канал связи осуществляется управлением выходного регистра 8 с первого выхода формирователя 7 адреса через второй выход формирователя 3.Для того чтобы существенные сигналы, найденные за время, меньшее времени передачи, не терялись, имеется запоминающий блок 9, емкость которого равна количеству слов, передаваемых за кадр.В случае, если два подряд следуемых сигнала определены коммутируемыми за вре618861 формула изобретения Составитель А. ГрачевТехред О. Луговая Корректор М. Демчик Гираж 805 Подписное Редактор И,Марковская Заказ 4275/47 Г 1 НИИПИ Государственного комитета Совета Министров СССР по делам из Обретений и отк р ыти й13035, Москва, Ж, Раушская наб., д. 4/5 рилиал ППП Патент, г. Ужгород, ул. Проектная, 4мя передачи, то первый сигнал сразу записывается в выходной регистр 8, а второй сигнал, ввиду того что выходной регистр 8 занят, записывается в дополнительный запоминающий блок 9 по команде с первого выхода формирователя 3. При этом записывается адрес со второго выхода формирователя адреса 7. В дальнейшем коммутируемые сигналы этого кадра будут записываться в дополнительный запоминающий блок 9.После считывания отсчета коммутации в канал связи из выходного регистра 8 производится запись из дополнительного запоминающего блока 9 в .выходной регистр 8 по команде со второго выхода формирователя 3,Дальнейшая работа устройства будет осуществляться аналогичным образом.В предлагаемом адаптивном коммутаторе потери коммутируемых сигналов значительно сокращены, что позволяет увеличить эффективность измеряемых параметров на 20 нестационарных участках. 25Адаптивный коммутатор, содержащий входной рсгистр, выход которого подключен к первому информационному входу арифметического блока, управляющий выход которого подключен к входу формирователя функции приоритета, блок задания апертур, 30 выход которого соединен с управляющим входом арифметического блока, оперативный запоминающий блок, выход и вход которого подключены к второму информационному входу и к первому информационному выходу арифметического блока соответственно, блок синхронизации и управления, первый выход которого подключен к входному регистру, второй выход соединен с синхронизирующими входами арифметического блока и оперативного запоминающего блока, а третий выход подключен к входу формирователя адреса и к синхронизирующему входу формирователя функции приоритета, и выходной регистр, отличающийся тем, что, с целью сокращения потерь коммутируемых сигналов, введен дополнительный запоминающий блок, информационный вход которого соединен с вторым информационным выходом арифметического блока и с первым входом выходного регистра, а выход подключен к второму входу выходного регистра, первый и второй выходы формирователя функции приоритета соединены с первыми управляющими входами дополнительного запоминающего блока и выходного регистра соответственно, первый выход формирователя адреса подключен к управляющему входу формирователя функции приоритета, а второй выход соединен с вторыми управляющими входами дополнительного запоминающего блока и выходного регистра.Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР Мо 450221, кл. б 08 С 19/28, 1972.2, Тепляков И. М. и др. Радиолинии космических систем передачи информации. М., Советское радио, 1975, с. 383.