Интегральный транзистор

ОПИСАНИЕ ИЗО БР ЕТЕ Н И Я и) 5297 О 1 Союз Советских Социалистических Республик(61) Дополнительное к а,вт. свид-ву 511.Ч.Кл.- Н 01 1 27/О 118093,18-2 22) Заявлено 31.03.75 (21) 2 присоединением заявки Лев Государственныи комите(54) 14 НТЕГРАЛЬНЫй ТРАНЗИСТО сторы с торной 15 2 Изобретение относится к ицтегральным полупроводниковым схемам, в частности к интегральным транзисторам.Известны интегральные транзиизолирующей диффузионной коллегобластью на подложке 111.Известна конструкция транзистора, выполненная на подложке первого тица проводимости с коллекторной областью второго типа проводимости, базовой областью того же типа проводимости, что и подложка, и эмиттером второго типа проводимос:и 14Известные интегральные транзисторы при работе в ключевом режиме, например в качестве инвертора, входят в насыщение, что существенно снижает их быстродействие,Цель изобретения - органические насыщения интегрального транзистора.Это достигается соединением базовойобласти с подложкой соединительным участком, ширина которого не превышает удвоенной ширины слоя объемного заряда в полупроводнике подложки.На фиг. 1 изображен предлагаемый интегральный транзистор с диффузионным коллектором с донным расположением проводящего канала; на фиг, 2 - предлагаемый интегральный транзистор с коллекторной изолирующей диффузионной областьо с боковым расположением проводящего канала.Интегральный транзистор (см, фиг. 1, 2) имеет полупроводниковую (например и емниевую) подложку 1 первого типа ц. оводимости (например, р-типа проводимости), коллекторную область 2 второго типа проводимости (гг-типа), отделенную от подложки р - гг-переходам, базовую облав-ь 3 первого типа проводимости (р-типа), отделенную от коллекторцой области р - ц-переходом, эмиттерную область 4 второго ги па проводимости (гг-типа), отделенную о базовой области р - гг-переходом, соединительный участок 5 первого типа про:о.-.и- мости (р-типа), соединяющий подлож: у У и базовую область 3.Ширина соединительного участка 5 нс превышает удвоенной ширины р - ц-,оц объемного заряда р - гг-перехода з полупроводнике подложки, кроме того,:- от участок может быть расположен как в:.:.нцой части интегрального транзистора, так и в его ооковой части (см, фиг. 1), Материал участка 5 (кремний р-типа) менее легирован, чем стенки канала (кремнии ц-типа). В зависимости от разности лоенииалов подложки 1 и коллекторной о.-:сти 2 часток .э может оыть открыт или за529701 г з перт расширившимся слоем объемного заряда р - и-перехода подложка 1 - коллекторная область 2.Интегральный транзистор в качестве инвертирующего работает следующим об разом.Подложку 1 и эмиттерную область 4 заземляют; коллекторную область 2 через нагрузочный резистор подключают к источнику питания. При высоком положи тельном напряжении на коллекторной области транзистора соединительный участок Б заперт слоем объемного заряда р - п-перехода подложка 1 - коллекторная область 2. Базовая область 3 не соединяет ся с подложкой 1 транзистора; весь ток является его базовым током.Предлагаемый интегральный транзистор работает так же, как и его аналоги.При понижении напряжения на коллек О торной области 2 до некоторой пороговой величины (например, за счет увеличения тока, втекающего в базовую область 8) слой объемного заряда перехода подложка ,1 - коллекторная область 2 сужается на столько, что открывается соединительный участок б, по которому часть тока, втекаю- щего в базовую область 3, закорачивается на подложку 1. Дальнейшее увеличение тока вызовет лишь незначительное уменьше ние напряжения на коллекторной области 2 по сравнению с величиной порогового напряжения, дальнейшее сужение слоя объемного заряда р - и-перехода и расширение поперечного сечения проводящего ка- З 5 нала, по которому большая часть тока будет закорачиваться на подложку.Таким образом, напряжение на коллектогной области 2 предлагаемого интегрального транзистора ограничивается снизу на 4 о уровне, близком к величине порогового напряжения, определяемой конкретной конструкцией транзистора, в основном, параметрами проводящего канала б.Выбирая величину порогового напряжения порядка 0,9 - 0,6 в, исключают вообще насыщение инвертирующего транзистора или существенно его ограничивают, что повышает быстродействие инвертора.Введение соединительного участка б не увеличивает размеры интегрального транзистора (другие известные, в основном схемотехнические, методы ограничения степени насыщения инвертирующих транзисторов связаны с введением дополнительных компонентов и приводят к увеличению площади, занимаемой инвертором на пластине полупроводника) и не требует проведения каких-либо дополнительных операций для его изготовления,Формула изобретения Интегральный транзистор, выполненный па подложке первого типа проводимости, с коллекторной областью второго типа проводимости, базовой областью того же типа проводимости, что и подложка, и эмиттером второго типа проводимости, о т л ич а ю щ и й с я тем, что, с целью ограничения насыщения транзистора, базовая область соединена с подложкой, причем ширина соединительного участка не превыша. ет удвоенной ширины слоя объемного заряда в полупроводнике подлокки. Источники информации, принятые вовнимание при экспертизе: 1, Патент ФРГ2256447, кл. 21 д 11/021973. 2. Патент Великобритании1259803, кл. Н 1 К, 1972,. Месропова Техред Н. Строганова торре.:тор И. Снмкина Реда кто Тип фцл. пре агент каз 11 45/65 Изд. М 118 НГО Государственного комитета СС 113035, Москва, ЖТ 1 аз 922 Подписноо делам изобретений и открытыйшская наб., д. 4/5