Ячейка памяти

О П И С А Н И ЕИЗОБРЕТЕН Ия и автояскомю сеидиив ствж Сво СоеетскнхСоциалист нческнхФеаснубйни(й) м, кл, Ь 11 с 11/ соединением заявки оотдарстааииыи комитетСоаата Миииотроа СССРпо делам изооретеиийи отирытий ритет. Стефлтпо юный научно Исследовательский н проектно конструкторск институт добы ти угля гидравлическим способом-х х (х 1 х(1 /Х 4 МХ ЧХВ/ другие р зистора с яеетИзобретение относится к вычислительной технике и дисперсной автомвтики и может быть использовано в схемах автоматической блокировки включения производственных процессов, 5Известна ячейка памяти, содержашая запоминающие элементы, .нв дополняющих биполярных транзисторах динисторного типа, в которой коллектор транзистора р-л-р-типа через одни резисторы под- щ ключен к базе транзистора еа -р-и -типа и к шине первого источника питания, а кол лектор 1 гранзистора а -р-ю -типа черезеэисторы подключен к базе транр-ле "р-типа и к шине второго и точника питания.Известнах ячейеаа памяти, однако, нм ограниченные функционапьные возможности и сложную структуру устройства с входа-. ми записи и входами стирания на этих 203 элементах, реалн;уюшего функцию за . писк1 после подачи на входы сигна лов в строго заданной последовательности нли одновременно, которую можно предста вить в следующем виде: 25 е 1 - оператор двухвходоного триггера,Для реализации этой функпиии навеет" ными типовыми логическими элементаминеобходимо(6) элементов типа триггерл-Иэлемент типа Иа-Оэлемент типа ИЛИВедь изобрвтения - расширение области применения ячейки памяти./Поставленная цель достигается эй счет ; того, что в ячейке памяти, содержашей за: поминающие элементы, коллекторы транзи сторов каждого запоминающего элемента подключены к эмиттерам соответствующих транзисторов иоследуюшего запоминающего элемента, а эмяттеры транзисторов первого запоминающего элемента подключены к . шинам питания.Количество запоминающих элементов в ячейке памяти ограничено только условия3ми реализации (величина рабочего напряжения, падение напряжения на переходах эмиттер-коллектор), обеспечиваюншми необходим .й выходной сигнал.На чертеже изображена схема ячейки5 памяти, состоящей иэ трех запоминающих элементов.Входы 1, 2, Э являются входами запи си, а входы 4, 5, 6 - входами стирания;7, 8, Й - транэнстэры р-С-.р-типа; 10, 10 11, 12 - транзисторы Л р-П-типа;1318 - резисторы, соединяющие коллекторы транзисторов с базами соответствуюцшх транзисторов; 10 24 резисторы, соединяющие коллекторч трап знсторов с шинами питания, 2530- томосараиичиваюшие реэчсторп; 31 - выхол ячейки, 32, 33 - шийы ь рвого и второго источников питания.Транзисторы 7 и 10 ц резистор 13, 20 .16, 19, 22 образуют первый запоминающий эле.",онт. Транзисторч 8 и 11 и резисторы 14, 17, 2 Р, 23 обраэуют второй эапоминан иий элемент. Транзисторы 9 н 1 Р н гезнстор,л 15, 18, 21 24 образу М ют третий запоминающий элемент.Выход последнего з поиннаюшего эле мента является основнчл выхочолф ячейкипамяти (31).Ячейка памяти ряботает следующим об- ЗО разом.При подаче сигнала ня вход 1 запишется 1 в первый запоминающий элелент, при подаче сигнала на вход 2 запишется 1 во второй запоминающий элемент при 1 ф условии, что первый запоминающий элемент находится в состоянии "1".Прн подаче сигнала на вход 3 запишется "1" в третий запоминающий элемент при условии, что первый и второй эаломцноюшне элементы находятся в состоянии 1. 4Запись "О (стирание " 1") происходитодновремонмо на всех зоиоминйюших элемецтах при подаче снгнвла ца вход 41 риидаче сигнала но вход 5 запись О производится только во втором и третьемзапоминающих элементах, а при подаче сигнала на вхол 6. - только на третьем запоминающем элементе.При одновременной подаче сигналов навход записи и стиронця ячейка устанавливается в состояние О", Прн установке цавходах логического О" состояние ячейкипамяти не меняется,Входные сигналы могут подаваться чорезгеркоцы. При работе ячейки памяти в сочетании с полупроводниковыми элемецтамцсигналы на входы подаются через диоды,подключенные выводомк базовому резистору.Формула изобретенияЯчейка иомятн, содержащая запоминающие элементы ни биполярных транзисторах днцнсторногэ типа, в каждом нз .которых коллектор транзистора р-йр-типа черезодни резисТоры подключен к базе транзистора Гу-р-й -типо и к первой шине питания, о коллоМтор транзистора и-р-и - типа через другие резисторы подключен к базе транзистора р-И-р-типа и ко второй шине питания, о т л и ч о ю щ а я с я тем, что, с полью расширения области применения, в ней коллекторы транзисторов каждого запоминающего элемента подклюечены к эмиттерам соответствующих трап зцсторов яоследуюшего запоминающего элемента, о эмцттеры транзисторов первого запоминающего элемента подключены к шинам питании,О 3 лактоР П 11 иачахоиа 1 одиисное истров ССС 1 иииал ППП "Патент", г. Ужгород, уп, Проектная,Закал ЯЖ11111 ШПИ Го Состзаитель 1 СтрфанунТел рел 11.Каранлашова Коррект Изл, Уй фЩ Тирам 6 дарственного комитета Совета М по делам иэобретсний и открытий Москва, 113035, Раушская наб 4