Дискретно-аналоговая линия задержки
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИСАНИНА ИЗОБРЕТЕН ИЯ Союз Советских Социалистицеских Республик(61) Зависимое от авт, свидетельства(22) З-.лене 05.04.71(21)184504 З 26)М, Кл.Н 0 ЗК /З 0 Н 0 Зс 5/1 З присоединением ааявк Гасударстеенний номнтет Совета Мнннстрое СССР ео делам изобретений н открытий(088, убликовано 15. 11,74,юллетень42 та опубликования описания 1512,74(71) Заявител ДИСНРЕГНО-АНАЛОГОВАЯ ЛИНИЯ 3 Изобретение относится к области радиотехники и может быть использовано в приемных устройствах для задержки непрерывного сигнала.Известны дискретно-аналоговые линии задержки с квантованием сигнала по времени, содержащие включенные параллельно запоминающие ячейки, каждая из которых состоит из одного ключа и запоминающей емкости, ключи записи и считывания соответственно на входе и выходе уст ойства и цепи управления.известных линиях на время открывания ключа записи закрывается ключ считывания. Разрывание цепи выходного сигнала приводит к появлению помехи, для подавления которой на выходе линии необходимо включить дополнительное устройство - фильтр нижних частот.С целью повышения помехоустойчивости и надежности в предлагаемой линии задержки запоминающие ячейки разделены на две группы, одна из которых объединяет все четные, а другая - все нечетные запоминающие ячейки, каждая группа че рез отдельный ключ записи и ключсчитывания подсоединена ко входу и выходу устройства вход управления ключа записи одно 6 группы соединен со входом управления ключа считыю вания другой группы.На чертеже показана функциональная схема предлагаемого устройства,Предлагаемая дискретно-аналоговая линия задержки состоит из и 1 ф ЗаПОМИНаЮщИХ ЯЧЕЕК 1-Фе КЛЮЧЕЙ 5 Иб записи, ключей 7 и 8 считывания и блока управления 9. Запоминающие ячейки 1-4 состоят из ключей 10-13 и запоминающих емкостей 14-17. Ячей " ки 1-4 соединены в две группы, содержащие равное количество ячеек.Группа четных ячеек соединена со входом устройства через ключ 5си и с выходом - через ключ 7считывания. Группа нечетных ячеек соединена со входом через ключ б записи и с выходом - через ключ 8 считывания. Входы управления всех ключей соединены с блокои управле ния 9. Входы управления ключей 5, 8 и б,7 записи и считывания попарно соединены между собой.Каждый из ключей 10-13 в течение цикла работы откривается на врвия, 1 о равное двум тактам квантования,при этоц время,открывания ключей двух смежных ячеек сдвинуто на один такт. Ключи ,8 и 6,7 записи и считывания открываются поочеред но на время, равное одному такту квантования. При открывании ключа 10 открыт ключ ЕЗ. Одноврещенно. с ключом 10 открывается ключ 5 записи и ключ 8 считывания, при этом осуществляется считивайив из ячейки 1 -и запись в ячейку 4.В следующем такте ключ ЕФ закрывается, а открывается ключ и. Одновременно открывается другая пара 25 ключей б,7 записи и считывания, осуществляется считывание из ячейки 2 и запись в ячейку 1 и т.д. Считывание из каждой ячейки осуще 4ствляется через (и) тактов после записи в нее, чть определяет величину задержки. ПРЕДМЕТ ИЗОБРЕТЕНИЯДискретно-аналоговая линия задержки, содержащая включенные параллельно запоиинающие ячейки, каждая из которых составлена из одного ключа и запоминающей еикости, ключи записи и считывания соответственно на входе и выходе дискретно-аналоговой линии задержки и цеди управлвниФ,отличающаяся тви что,с целью повйшения помехоустойчивости и надежности работы устройства, запоминающие ячейки разделены йа двв группы, одна из которых объединяет все четные, а другая - все нечетные запомйнающив ячейки, подсоединенные через соответствующие ключи записи и считывания ко входу и выходу устройства, при этом вход управления ключа записи одной группы соединен со входом управления ключа считывания другой группы.450315 Составитель Ц ПРИДЩД едактоДф МОР 03038 ТехредНвСВНИНИ Корректор.Р,КИСЕЛЕВаТираж 1 зд одписио И Государственно по делам Москна, 11 Предприятие Патент, Моска9, Бережковская иаб Заказ фРЦНИИП го комитета Совета Министро изобретений и открытий 3035, Раушская наб., 4
СмотретьЗаявка
1645043, 05.04.1971
ПРЕДПРИЯТИЕ ПЯ Р-6292
ГАЛКИНА АННА ФЕДОРОВНА, ЗУБЕНКО АНАТОЛИЙ ВИКТОРОВИЧ, МИРОНЕНКО ВИКТОР ДМИТРИЕВИЧ, ПАНАСЮК ЛЕОНИД ИВАНОВИЧ, ПРИЦКЕР ВЛАДИМИР ИОСИФОВИЧ
МПК / Метки
МПК: H03H 7/30
Метки: дискретно-аналоговая, задержки, линия
Опубликовано: 15.11.1974
Код ссылки
<a href="https://patents.su/3-450315-diskretno-analogovaya-liniya-zaderzhki.html" target="_blank" rel="follow" title="База патентов СССР">Дискретно-аналоговая линия задержки</a>
Формирователь записи-считывания для запоминающих устройств
Номер патента: 765873
Опубликовано: 23.09.1980
Авторы: Исаева, Невядомский
МПК: G11C 7/10
Метки: записи-считывания, запоминающих, устройств, формирователь
...проводимостей транзистора 2 и МДПрезисторавозрастает,Вследствие этого через открытый транзистор 2 на затвор управляющего транзистора 3 поступает напряжение, достаточное дляего отпирания, Соотношение проводимостей. управляющего транзистора 3 и МДП-резистора 6 выбрано таким, что на шине выбранэю ной строки накопителя устанавливается напряжение + 5 В. Если одновременно на изолированную подложку подать напряжениестирания амплитудой - 30 В, то в ячейкахвыбранной строки происходит стирание ин 46формации. При работе формирователя наневыбранную строку иа словарную шину 9из дешифратора поступает напряжениелог. О.В этом случае коммутирующий транзистор 2 и транзистор 5 считывания закрыты,м а через МДП-резисторемкость затворауправляющего...
Оптический преобразователь для группы запоминающих устройств
Номер патента: 1767534
Опубликовано: 07.10.1992
Автор: Вербовецкий
МПК: G11C 11/42
Метки: группы, запоминающих, оптический, устройств
...состоящую из п (и = 1,2,3)процессоров, необходимо коммутировать сгруппой запоминающих устройств, состоящей из К ( К = 1,2,3) устройств.По команде генератора 18 синхроимпульсов формирователи 19 подают управляющиесигналы на группы 2 спектральных излучателей, каждая п-ая из которых, принадлежащая соответствующему и-му процессору1, преобразует электрические сигналыпередаваемого слова в оптические, например, таким образом, чтобы всем р44550 Таким образом, каждый центральный процессор может обратиться к любому одному, подгруппе или ко всем К-м запоминающим устройствам одновременно, Кроме того, все п процессоров могут одновременно обратиться к разным запоминающим устройствам, к любой их,подгруппе или к одному запоминающему...
Формирователь записи-считывания для запоминающих устройств
Номер патента: 1035639
Опубликовано: 15.08.1983
Авторы: Некрасов, Прокопенко
МПК: G11C 16/06, G11C 16/26, G11C 7/00
Метки: записи-считывания, запоминающих, устройств, формирователь
...обра 90 ме Режим хранения, На первую управляющую шину 5 разрешения считывания и на Вторую управлякзцуто шину 6 разрешения записи-стирания подается нулевой уровень напряжения, При этом уровень логического нуля на первой управляющей шине 5 запрещает запись информации и запоминающий элемент элемента памяти 3 с тремя состояниями, в на второй управляющей шине 6 обеспечивает формирование одинакового нулевого уровня напряжения нв пря5639 4 ствует невыбранной шине строки матрицы накопителя, открывается ключ 1, через который выход формирователя подключае ся к общей шине 7.Таким образом, в режиме записи в элемент памяти 3 предварительно записывается логическое состояние на вьиоде дешифратора затем дешифратор отключается и не оказывает влияние на...
Усилитель записи-считывания
Номер патента: 1437913
Опубликовано: 15.11.1988
Авторы: Дятченко, Нестеров, Савенков, Стахин
МПК: G11C 7/06
Метки: записи-считывания, усилитель
...на эмиттерном повторителе),В соответствии с приведенным равенством ток 1 одной из РШ(например, второй 12, в выбраннойячейке соответствейно транзистор 28открыт, а 29 - закрыт) протекает вуправляющий транзистор 3. Ток другойразрядной шины 11 делится между управляющим транзистором 2 и транзистором 28 ячейки. Величина тока 1 рш,протекающего в ячейку, определяетсясоотношением 1 рш КяД 111цн в сильной степени зависит от разброса сопротивления в ячейке К и технологического разброса и температурного ухода коэффициента усиления Управляющий транзистор считывания и транзистор ячейки в этом случае работают как эмиттерно-связанная пара в ЗСИ-ключе. Ток одной из РШ полностью протекает в ячейку, другой - в управляющий транзистор. Такое распределе" ние...
Усилитель записи-считывания для запоминающего устройства на дополняющих мдп-транзисторах
Номер патента: 739643
Опубликовано: 05.06.1980
Авторы: Баранов, Герасимов, Кармазинский, Савостьянов
МПК: G11C 7/06
Метки: дополняющих, записи-считывания, запоминающего, мдп-транзисторах, усилитель, устройства
...транзисторы 9 и 10открыты, а транзисторы 5-8 закрыты, ина выходах усилитела поддерживаетса напряжение логического нуляВ режиме считывании транзисторы 7 20и 8 остаются закрытыми, Первоначальносигнал логического нуля подается на шину 13,запирая транзисторы 9 и 10. Узловые емкости на выходах триггера изолированы от источников питания и одна из них 25начинает заряжаться током считывания отвыбранной ячейки памяти, которая черездополнительные транзисторы в памяти подключена к выходам усилителя записи-считывания. После того как напряжение на 30одном из выходов усилителя превысит некоторую величину (разбаланс усилителя),на.вторую шину 1 4 управления подаетсясигнал логического нуля и открываютсянагрузочные транзисторы 5 и 6, После 35этогэ...
Предыдущий патент: Фазовращатель
Следующий патент: Монолитный пьезоэлектрический фильтр
Случайный патент: Расширитель импульсов