Устройство для записи-считывания

о и и ";Я ип- ИЗОБРЕТЕНИЯ п 1) 574773 Союз Советских Социалистических Реслублии(61 нительное к авт. свид-ву 1 С 70 22) Заявлено 28.04,76 (21) 2354559/24 1) М,Кл нением заявкиспр Государственный комитс 1 Совета Министров СССР до делам изобретений 23) Приоритет публиковано 30,09,77. Бюллетень36Дата опубликования описания 27.09.77 3) УДК 621.327,6) Заявите 4) УСТРОЙСТВО ДЛЯ ЗАПИСИ - СЧИТЫВАНИ Изобретение относится к вычислительной технике и может быть применено для усиления сигналов записываемой и считываемой информации в оперативных МДП запоминающих устройствах.Известно устройство считывания - записи информации, состоящее из усилителя считывания - регенерации и схем ввода и вывода информации. Известно также устройство считывания - записи информации, состоящее из усилителя считывания - записи и схем ввода и вывода информации,Эти устройства предназначены для усиления сигналов входных данных, сигналов, считываемых с запоминающих элементов (ЗЭ) и проведения регенерации в ОЗУ, выполненных на однотранзисторных ЗЭ.Наиболее близким техническим решением к изобретению является устройство для записи - считывания информации, содержащее первый и второй транзисторы считывания, затворы которых подключены к шине считывания, сток первого транзистора считывания подключен к шине источника питания, транзистор записи, исток которого подключен и истокам первого и второго транзисторов считывания и к адресной шине, последовательно соединенные первый и второй входные транзисторы, сток второго входного транзистора подключен ко входной информационной шине,затвор первого входного транзистора подключен к затвору транзистора записи и шине записи, усилитель считывания, вход которого подключен к стокам второго транзистора счи тывания и первого входного транзистора, первый и второй выходные транзисторы, причем, исток первого выходного транзистора подключен к шине нулевого потенциала, сток первого выходного транзистора сосдпнен с истоком 10 второго выходного транзистора, сток которого соединен с выходной информационной шиной, затвор первого выходного транзистора подключен к выходу усилителя считывания и стоку транзистора записи, затвор второго вы ходного транзистора подключен к затворувторого входного транзистора и к шине выбора.Недостатком такого устройства являетсядлительное время формирования уровня логической 1 на входе усилителя при считывании после записи логического О в ЗЭ данного столбца, что ухудшает быстродействие устройства в режиме считывания.Цель изобретения состоит в повышении "-5 быстродействия устройства.Для этого предлагаемое устройство снабжено третьим транзистором считывания, элементом задержки, элементом ИЛИ - НЕ, один вход которого подключен к шине записи, дру- ЗО гой вход через элемент задержки подключен) 74773 к шине считывания, а выход - подключен к затвору третьего транзистора считывания, сток которого подключен к стоку первого транзистора считывания, а исток - к истоку первого транзистора считывания.На чертеже представлена прннцпппальная схема предлагаемого устройства для записи - считывания.В устройстве вход усилителя 1 считывания соединен со стоками второго транзистора 2 Ю считывания и первого входного транзистора 3, . исток которого объединен с истоком второго входного транзистора 4. Затвор транзистора 3 объединен с затвором транзистора 5 записи и подключен к шине 6 записи и ко второму 15 входу элемента ИЛИ - НЕ 7. Затвор транзистора 4 соединен с затвором второго выходного транзистора. Сток транзистора 5 подключен к выходу усилителя 1 считывания и к затвору первого выходного транзистора 8. Ис ток транзистора 9 объединен со стоком транзистора 8, исток которого связан с шиной 10 нулевого потенциала. К первому входу элемента ИЛИ - 1-1 Е 7 подключен один вывод элемента 11 задержки, другой вывод которого 25 подключен и объединенным затворам второго транзистора 2 считывания и первого транзистора 12 считывания и к шине 13 считывания. Истоки транзисторов 2 и 12 такке объединены и подключены к адресной шине 14, к 30 которой также подключены исток транзистора 5 записи и исток третьего транзистора 15 считывания. Затвор транзистора 15 связан с выходом элемента ИЛИ - НЕ 7, а сток объединен со стоком первого транзистора 12 счи тывания и подключен к шине источника 16 питания, Сток транзистора 4 связан со входной информационной шиной 17, а затвор - с шиной 18 выбора. Сток транзистора 8 подключен к выходной информационной шине 19, 40Устройство работает в режимах записи и считывания.В режиме записи на шине 6 записи формируется логическая 1, а на шине 13 считывания - уровень логического 0, При этом от крываются транзисторы 5 записи и входные транзисторы 3 и 4. Записываемая информация с входной информационной шины 17 поступает на вход усилителя 1 считывания, инвертируется и выдается на адресную шину 14. 50В режиме считывания на шине 13 считывания формируется уровень логической 1, а на шине 6 управления записью - уровень логического 0. При этом открываются транзисторы 2 и 12 считывания и транзистор 15, уп равляемый по затвору с выхода элемента ИЛИ - НЕ 7, за счет чего обеспечивается быстрый заряд емкости адресной шины 14,4Через интервал времени, определяемый постоянной времени элемента 11 задержки, на вы ходе элемента ИЛИ в7 формируется уровень логического 0, и транзистор 15 закрывается. После запирания транзистора 15 уровень напряжения на входе усилителя 1 считывания поддерживается с помощью транзистора 12 считывания, инвертируется усилителем и выводится на выходную информационную шину 19 с помощью выходных транзисторов 8 и 9.Вывод информации возможен только в том случае, если на шине 18 выбора сформирован уровень логической 1.Как видно из вышеизложенного, быстродействие устройства записи - считывания в режиме считывания существенно возрастает. Формула изобретения Устройство для записи - считывания, содержащее первый и второй транзисторы считывания, затворы которых подключены к шине считывания, сток первого транзистора считывания подключен к шине источника питания, транзистор записи, исток которого подключен к истокам первого и второго транзисторов считывания и к адресной шине, последовательно соединенные первый и второй входные транзисторы, сток второго входного транзистора подключен ко входной информационной шине, затвор первого входного транзистора подключен к затвору транзистора записи и шине записи, усилитель считывания, вход которого подключен к стокам второго транзистора считывания и первого входного транзистора, первый и второй выходные транзисторы, причем исток первого выходного транзистора подключен к шине нулевого потенциала, сток первого выходного транзистора соединен с истоком второго выходного транзистора, сток которого соединен с выходной информационной шиной, затвор первого выходного транзистора подключен к выходу усилителя считывания и стоку транзистора записи, затвор второго выходного транзистора подключен к затвору второго входного транзистора и к шине выбора, отличающееся тем, что, с целью повышения быстродействия оно снабжено третьим транзистором считывания, элементом задержки, элементом ИЛИ - НЕ. один вход которого подключен к шине записи, другой вход через элемент задержки подключен к шине считывания, а выход - подключен к затвору третьего транзистора считывания, сток которого подключен к стоку первого транзистора считывания, а исток - к истоку первого транзистора считывания.Составитель В, Хорошунов Текред Л, Гладкова Корректор О. Тюрина Редактор Н. Хубларова Подписное Типография, пр. Сапунова, 2 Заказ 2127/16 Изд.778 Тираж 738 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 45