Устройство для временного сжатия входного сигнала

Вг ИВтйнт и: . бКбйхо,:,:428544 О и и с А и Й "е 1 ИЗОБРЕТЕН ИЯ Союз Советских Социалистических Республик(22) Заявлено 12.10.71 (21) 1704643/26-9 ием заявки Ле п р и с о е д,4 Государственный нвмнтеСовета 1 йнннстрав СССРвв делан иэобретеннйн атнрытнй 132) Прцорцтет Оп убл шоов а но 05,74. Бюллетень М 18,02.75. ата опублиода ия описания.А,1) Заявитель 54) УСТРОЙСТВО ДЛЯ ВРЕМЕННОГОВХОДНОГО СИГНАЛА ИЯ держои в цепь обратнои связи которых включены одноразрядные буферные регистры 3, Выходы буферных регистров 3 соединены со входами преобразователей код - аналог 4. Управление преобразователем 1 аналог в к и буферными регистрами 3 осуществляется блоком б управления, на вход которого поступает частота со стабильного (например, кварцевого) генератора б тактовых импульсов, а выходы блока б управления соединены с преобразователем 1 аналог - код ц блоком 2 памяти.В блоке 5 управления имеется делитель частоты, которьй формирует управляющие импульсы, обеспечивающие синхронную устойчивую работу многоканального устройства сжатия, Частота генератора б определяется частотой выборок на выходе блока 2 памяти и возможным уходом времени задержки линий с точки зрения обеспечения компенсации этого ухода буферным регистром, Для обеспечения работы буферного регистра частота генератора б должна быть не менее, чем в 4 раза больше частоты сжатых выборок ца выходе гишии задержки каждого из каналов. Таким образом, на делителе частоты в блоке 5 управления формируется не менее четырех сдвинутых одна относительно другой тактовых серий, частота импульсов каждой из которых равна цомццальцоц частоте выборок ца выхоИзобретение относится к области автоматики ц вычислительной техлики и предназначено для ацализа сигналов в реальном масштабе времени, согласования полосы сигнала с полосой пропускания анализирующей аппаратуры и так далее,Известное устройство по авт. св. М 253456 имеет плохую температурную стабильность.Цель изобретения - повышение температурной стабильности устройства.Для этого в цепь обратной связи каждой магнитострикционной линии задержки дополнительно введен одноразрядный буферный регистр, управляющие входы которого подключены к выходу дополнительно введенного распределителя импульсов, вход которого подключен к выходу генератора тактовых импульсов.На фиг.представлена блок-схема предлатаемого устройства; на фцг. 2 - блок-схема распределителя (делителя частоты); на фиг. 3 в - дцатрамма работы распределителя; на фиг, 4 - блок-лема одного цз каналов памяти, входящего в блок памяти; ца фцг. 5 - схема блока уцравлеция; ца фиг. 6 - диаграмма работы буферного регистра.Предлагаемое устройство состоит из преобразователя 1 аналог - код, выход которого соединен со входом блока 2 памяти, выполненного ца магццтострткциоцных линиях за:;51) М.Кл. Н 031 с 5/159 53) УДК 621.374 (088.8)де линий задержки. Такие серии могут- быть получены на кольцевом регистре сдвига, на вход которого подана частота генератора б (фиг. 2), где 7, 8, 9, 10 - разряды регистра сдвига; П, 12, 13, 14 - выходные шины распределителя (фиг. 2).Каждый канал памяти (фиг. 4) многоканального устройства сжатия, входящего в состав блока 2 памяти и состоящего из электронного ключа 1 Б, магнитострикционной линии задержки 1 б и одноразрядного буферного регистра 8, который выполнен на триггерах 17, 18 и схемах совпадения 19, 20,Преобразователь 1 аналог в к подключается к клемме 21, Клемма 22 записи и клемма 28 считывания соединяются с блоком о управления. 24 - выход на преобразователь 4 код в анал; 11 - 14 - шины, соединяемые с соответствующими шинами распределителя.Блок 5 управления состоит из электронного ключа 2 о, магнитострикционной линии задержки 2 б, триггеров 27, 28, 29, 30 и схем совпадения 31 и 82.Триггеры 27, 28 и схемы совпадения 31, 32 образуют буферный регистр, аналогичный буферному регистру 8, который компенсирует уход времени задержки при изменении температуры.Клемма 38 записи и клемма 84 стирания соединяются с блоком 2 памяти.Контактом 3 о (фиг. 5) через ключ 2 Б в управляющло магвитострикциоцную линию задержки 2 б записывается одиночный импульс, который циркулирует по цепи, проходя через буфернып регистр и регистр сдвига, выполненный на триггерах 29, 30, являющийся дополнительным элементом задержки на один бит и обеспечивающий работу линии задержки 26 в режиме память, когда линия задержки 2 б по объему памяти аналогична линиям задержки 1 б каждого из каналов блока памяти.Снимаемые с триггера 30 управляющие сигналы запись и стирание обеспечивают считывание информации из преобразователя 1 аналог - код и занесение ее в магнитострикционные линии задержки блока 2 памяти через ключи, аалопичные ключу 15 на схеме (фиг. 4), и осуществляют запрет цепи регенерации магнитострикционной линии задержки 1 б в момент занесения информации, чем достигается стирание старой информации.Циркулирующие по линии задержки 2 б импульсы, так же как и выборки входного сигнала в линиях задержки блока памяти, за счет нестабильности времени задержки линий флюктуирует во времени. Включение в цепь обратной связи одноразрядных буферных регистров позволяет стабилизировать временное положение циркулирующих выборок на выходе буферного регистра, несмотря на изменение времени задержки линий задержки в процессе работы.Выборка с выхода линии задержки (цапри 60 65 Предмет изобретенияУстройство для временного сжатия входного сигнала по авт, св, Уо 253456, отличающееся тем, что, с целью повышения температурной стабильности устройства, в цепь обратной связи каждой магнитострикционной линии задержки дополнительно введен одноразрядный буферный регистр, управляющие вхомер, 1 б, фиг, 4) записывает информацию втриггер 18, который выдает управляющий потенциал на вход схемы совпадения 20, на второй вход которой подана серия тактовых им 5 пульсов с шины 13. Таким образом, на выходесхемы совпадевия 20 появится импульс, причем в строго определенный такт серии 1, шины 13 при наличии разрешающего потенциала на триггере 18. Так как на сброс тригге 1 О ра 18 подана тактовая серия 4 с шины 14, тов дальнейшем на выходе совпадения схемы 20импульсов не будет до прихода следующейвыборки с выхода линии задержки 1 б. Им 15пульс с выхода схемы совпадевия 20 устанавливает триггер 17 в состояние, разрешающеепрохождение тактовой серии , с шины П через схему совпадения 19, а так как триггер 17сорасывается тактовой сериейс шины 12,то на выходе схемы совпадения 19 всегда бу 20дет только один импульс в такт, соответствующий тактовой серии 1, шины 11, на каждуюприходящую выборку на вход одноразрядного буферного регистра 3 с выхода линии за 25держки 1 б. Аналогично работают" буферныерегистры в каждом из каналов многоканального устройства сжатия. Временная диаграмма, поясняющая работу буферного регистра,приведена на фиг. 6.зоИз временной диаграммы и приведенногообъяснения работы .буферного регистра видно, что возможный интервал изменения времени задержии линии от значения т, , в котором возможна компенсация этого ухода спомощью одноразрядного буферного регистз 5 ра 3, управляемого частотами, сформированными на делителе частоты, лежит в пределахот заднего фронта импульса тактовой серии14 с шины 14 до переднего фронта импульсатактовой серии з с шины 13,40 Из временной диаграммы видно, что этотинтервал не симметричен относительно тактовой серии , с шины 11. Задавая частоту генератора большей чем в 4 раза частоты выборок сжатой реализации, можно расширить до 45 пустимый интервал и сделать его симметричным относительно тактовой серии ь Еслиучесть, что выборка на выходе линии задержки 1 б имеет конечную длительность, а система цифровых элементов достаточное быстро 50 действие, то допустимый предел изменениявремени задержки лицин задержки 1 о, компенсируемый с помощью одноразрядного буферного регистра 8, может быть еще увеличени в пределе стремится к периоду следования55 выборок ца выходе устройства сжатия.ды которого подключены к выходу дополнительно введенного р аспределителя импульсов, вход которого подключен к выходу генератора тактовых импульсов.