Селектор импульсов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 428545
Автор: Лежнин
Текст
ОП ИСАНИЕИЗОБРЕТЕ Н ИЯ К АВТОРСИОМУ СВИДЕТЕЛЬСТВУ Сооз Советских Социалистических Республик(61) Зависимое от авт. свидетельства - (22) Заявлено 20,06.72 (21) 1797530/26-9 031 с 5/20 м заявки а трисоедс Гасударственный камитеСовета Министров СССРао делам изобретенийи открытий(088,8) публиковано 15.05.74. Бюллетен 8 писания 28.1.7 Дата опубликоваш 72) Автор зобр етен и иин Заявитель ПУЛЬ 2 длительност тельности и 10 (см, фпг, ал 1, та зникают вых адения 1 на рыми оно я О. ь импульса 7 мпульса 8, на 1) появляетсякак исчсзаот одные импуль. первом входе выводится из о, какше дликтора.ш сигно восовп2, котостоя ни После тог станет мень выходе селе потенциальп импульсы сы 11 схемь устройства исходного со25 Согласно фиг,длительности по,; ых импульсов с для сл чая увел уменьшения дли зп пульсов.1 мо)кно вь чожительныпотенциал ичения, та тельности се полнить селектор х и отрицателььным входом как к и дл 51 случа 5 лектируемых имсм. Предлагаемое изобретение относится к области радиотехники и мояет быть использовано в оистемах автоматики, в частности, для выделения заданного значения частоты частотно-модулироваьпого сигнала по величине его полупериода.Известы селекторыцпе схему совпадения,ройство.Недостатком известных систем является невозможность автоматического возвращения запоминающего устройства в требуемое состояше при сбое его помехами, поэтому помехоустойчивость такого селектора недостаточна.С целью повышения помехоустойчивости в предлагаемый селектор дополнительно введена логическая схема Шеффера, выход которой соединен со вторым входом запоминающего устройства, а входы подключены ко входам схемы совпадения,1-1 а сриг. 1 приведена схема предлагаемого селе 1 тора; на г, 2 - врезеппые даг 1)аммы его работы.Селектор состоит из схемы совпадения 1, запоминающего устройства 2 и логической схемы Шеффера д, включающей в себя два инвертора 4 и 5 и схему совпадения 6.Работа селектора заключается в следуюДо момента сравнения длительности импульса 7 с заданной длительностью импульса 8 (см. фиг. 2), передний фронт которого совпадает с передним фронтом импульса 7, с выхода схемы 8, выполняющей логическую операцию у=а ), на второй вход запо)пноцего устройства 2 поступают импульсы 9, длительность которых равна разности длительностей импульсов 7 и 8, В случае переброса 1 о помехой запоминающего устройства 2 последнее импульсом 9 автоматически переводится в исходное состояние О не более, чем через время Т (Т - мгновенное значение периода импульсов 7).15428545 ройства, отлнчаощиася тем, что, с целью повышения помехоустойчивости, входы схемы совпаденп 1 я соединены с логической схемой Шеффера, выход которой подключен ко вхо ду сброса запоминающего устройства. Предмет изобретения оста витель М. Панкратов Техред 3. Тараненкодактор Т. розова оррентор 3, Тарасов каз 5023Ц 1.114 ИП 1 1 зд Лв 1604 осударствспиого кокио депаги изобрет Москва, Ж, Ра Подпнсно Обл, тпп. Костромского управления издательств, иолиграфш п книжной торговли Селектор импульсов, содержащий схему совпадения на два входа, выход которой соединен с первым входом запоминающего устТираж 8111 тета Совета Министров ССений п открьтпйнская наб., д. 4/5
СмотретьЗаявка
1797530, 20.06.1972
Ф. К. Лежнин
МПК / Метки
МПК: H03K 5/14
Опубликовано: 15.05.1974
Код ссылки
<a href="https://patents.su/2-428545-selektor-impulsov.html" target="_blank" rel="follow" title="База патентов СССР">Селектор импульсов</a>
Предыдущий патент: Устройство для временного сжатия входного сигнала
Следующий патент: Преобразователь напряжения в код
Случайный патент: Пневмогидравлическое устройство управления зажимным приспособлением станка с чпу