Приспособление для умножения многозначных чисел

Номер патента: 920711

Опубликовано: 15.04.1982

Автор: Стасюк

МПК: G06F 7/52

Метки: n-разрядных, двух, умножения, чисел

...чисел от известного, так как в предлагаемом устройстве за счет новой структурной организации существенно увеличивается:быстродействие,. которое характеризуется в данном случае временем переходного процесса в схеме, то 1 есть результат вычисления практически получается эа время, равное вре 40 45 50 55 и множимо которая является подматрицей разрядной матрицы В, Далее 1 если разрядную матрицу а" умножать на разрядныйчвектор х , получим некоторый разрядный вектор 5,Бк=3Реализовав разность между разрядны 4 У 35 ми векторами В иполучим векчтор х .т Это выражение и положено в основу контрольного соотношения для проверки умножения и фиксации конца переходного процесса в схеме.СодержательньпЪ смысл контрольного соотношения (6 состоит в том, что...

Номер патента: 1200282

Опубликовано: 23.12.1985

Авторы: Глухова, Мороз, Пешков

МПК: G06F 7/52

Метки: двоичных, десятичных, матричное, умножения, чисел

...11 формируется сигнал, обеспечивающий прием результата псевдодвоичного умножения десятичных сомножителей в регистр 4 исброс регистра 3 в ноль по входу 7.Одновременно с этим появляетсяпотенциальный сигнал на входе 12.Данный сигнал поступает на управляющий вход 13 матрицы 1. По егопереднему фронту межтетрадные переносы, формируемые при псевдодвоичном умножении в каждой линейке10 сумматора модулей 16 матрицы,запоминаются в предыдущей линейке,Каждая строка модулей 16 умножения управляется соответствующейтетрадой множителя, В состав каж 15 дого модуля 16 входят четыре линейки сумматоров, осуществляющих прибавление к ранее накопленной суммечастичных произведений необходимогократного, если соответствующий биттетрады множителя равен...

Номер патента: 932489

Опубликовано: 30.05.1982

Авторы: Волковыский, Попов

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...Имого может быть реализован наупоавляемом арифметико-логическомустройстве АЛУ , на первый входкоторого подается код множимогосо сдвигом на один разряд влево 30( удвоенный на второй вход - несдвинутый код множимого, а управляющийвход соединен с первым выходом ана"лизатора соответствующ)ей группы. Цифрам преобразованного множителя "0","Ын) "12", "3", "+4" сопоставляютЬ .Фся режимы ра 6 оты АЛУ: формированиекода нуля, передача второго слагаемого, передача первого слагаемого,сложение, удвоение первого слагаемого.Пример выполнения блока Формирования кратных множимого (Фиг.2),Этот блок содержит сумматор 19, группу элементов ИЛИ 20, группы элементов И 21-23, дешифратор 24, элементы ИЛИ 25 и 26, информационные вхо"ды 27 и 28, управляющий вход...

Номер патента: 981996

Опубликовано: 15.12.1982

Автор: Нежевенко

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

....двоич- ченные кодй поступают на входы эленых чисел. Берут два флфф-разрядных мента сравнения 29, где определяются двоичных числа и выбирают в качестве . какой из кодов меньше, т.е. какой множителя число с наименьшим количе- из сомножителей будет выбран как мноством единиц или нулей. житель и какой алгоритм будет приме.Если количество единиц в множителе нен. С выхода элемента ИЛИ 31 снима- больше количества нулей, то для пО- ется сигнал преобладания количества лучения произведения берут прямойединиц над количеством нулей в мнокод множимаво, справа от которого , жителе. С прямого выхода 35 элемента приписывается столько нулей, сколькоИЛИ 30 снимается сигнал использоваразрядов содержит множитель, Из полу- ф ния первого сомножителя как...

Номер патента: 1103222

Опубликовано: 15.07.1984

Авторы: Гамаюн, Назарук, Семотюк

МПК: G06F 7/49

Метки: комплексных, умножения, чисел

...блоков умножения, втораягруппа выходов регистра множителя соединена с вторыми группами входоввторого и третьего блоков умножения 12 .Недостатком этого устройства является большой объем аппаратурных затрат, так как оно содержит четыре бло",ка умножения,45Цель изобретения - упрощение устройства.1Поставленная цель достигается тем, что устройство для умножения комплексных чисел, содержащее регистр 50 множимого, регистр множителя, регистр произведения и первый сумматор, содержит преобразователь прямого кода в дополнительный, второй сумматор, группу дешифраторов, первую и вторую 55 группу коммутаторов, первый и второй многовходовые сумматоры, причем первая группа выходов регистра множимо 22го соединена с первыми группами входов первого...