Цифровой анализатор сигнала
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1836689
Авторы: Куприянова, Смирнова, Хазанович
Текст
)5 0 06 Е 15/33 ОСУДАРСТВЕННОЕ ПАТЕНТНОЕЕДОМСТВО СССРОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ ПАТЕ(57) Изобретение относится к средст числительной техники и может найти нение в цифровых системах об информации различного назначения изобретения является повышение то Сущность изобретения состоит в то известное устройство анализа сигн держащее три блока памяти, блок у ния, два умножителя, делитель, ква блок извлечения квадратного корня капливающих сумматора и аналого вой преобразователь, введены че блок памяти, три блока элементов сумматор. 1 ил.(56) Авторское свидетельство СССРВ 1619297, кл, 6 06 Г 15/332, 1988 - (прототип),(54) ЦИФРОВОЙ АНАЛИЗАТОР СИГНАЛА вам вы- примеработки , Целью чности. м, что в алов со- правледратор, два на- -цифротвертый ИЛИ и1836689 корня 15, делитель 16; и Зя группа - блокиопределения. текущих реализаций 1 Р(1 р).ИФормула изобретения Составитель В. СмирноваТехред М. Моргентал Корректор М, Керецман Редактор Заказ 3021 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Цифровой анализатор сигнала, содер жащий три блока памяти, блок управления, . два умножителя, делитель, квадратор, блок извлечения квадратного корня, первый и . второй накапливающие сумматоры и аналого-цифровой преобразователь, выход кото рого подключен к информационному входу первого блока памяти, выход первого умно- жителя - к информационному входу первого накапливающего сумматора, выход которого подключен к информационному входу 15 второго блока памяти, первый выход оторого является информационным выходом анализатора, информационным входом ко. торого является инфоомационный вход аналого-цифрового преобразователя, тактовый 20 вход которого подключен к первому тактовому выходу блока управления, второй- восьмой тактовые выходы которого подключены к тактовым входам соответственно первого и второго умножителей, пер вого и второго накапливающих сумматоров, квэдрэтора, блока извлечения квадратного корня. и делителя, выход которого подключен к информационному входу третьего бло. ка памяти,.первый и второй выходы 30 которого подключены к первым информационным входам соответственно первого и второго умножителей, выход квэдратора- к . информационному входу второго накапливающего сумматора, выход которого под-. 35 ключен к информационному входу блока извлечения квадратного корня, выход которого подключен к первому информационному входу делителя, первый, второй и третий адресные выходы блока управления подключены к адресным входам соответственно первого, второго и третьего блоков памяти, входы управления зэписью-считыванием которых подключены соответственно к первому, второму и третьему управляющим выходам блока управления, о т л и ч э ю щ и й с я тем, что, с целью повышения точности, в него введены четвертый блок памяти; три блока элементов ИЛИ и сумматор, первый выход которого подключен к первому входу первого блока элементов ИЛИ, выход которого подключен к информационному входу квадратора, второй выход второго блока памяти подключен к второму информационному входу второго умножителя, выход которого подключен к первому информационному входу сумматора, второй выход которого подключен к информационному входу четвертого блока . памяти, первый-четвертый выходы которого подключены соответственно к второму информационному входу делителя, второму входу первого, первым входом второго и третьего блоков элементов ИЛИ, первый и второй выходы первого блока памяти подключены к вторым входам соответственно второго и третьего. блоков элементов ИЛИ, выходы которых подключены к вторым информационным входам соответственно первого умножителя и сумматора, тактовый вход которого. подключен к девятому тактовому выходу блоке управления, четвертые адресный и управляющий выходы которого подключены соответственно к адресному входу и входу управления записью-считыванием четвертого блока памяти.
СмотретьЗаявка
4850338, 12.07.1990
ЦЕНТРАЛЬНЫЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ "МОРФИЗПРИБОР"
КУПРИЯНОВА МАРИНА ВСЕВОЛОДОВНА, СМИРНОВА ВАЛЕНТИНА АЛЕКСАНДРОВНА, ХАЗАНОВИЧ СЕМЕН ИСААКОВИЧ
МПК / Метки
МПК: G06F 15/332
Метки: анализатор, сигнала, цифровой
Опубликовано: 23.08.1993
Код ссылки
<a href="https://patents.su/3-1836689-cifrovojj-analizator-signala.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой анализатор сигнала</a>
Статистический анализатор
Номер патента: 478317
Опубликовано: 25.07.1975
Авторы: Грибок, Обозовский, Обуханич
МПК: G06F 17/18
Метки: анализатор, статистический
...второго разряда накапливающего сумматора 12, выход второго разряда счетчика - со входом третьего и т. д.Счетчик 2, группа вентилей .3, и нвсапливаюший сумматор 4 образуют квадратор, код в сумматоре которого равен квадрату числа импульсов, которые поступают на вход счетчика 2, Счетчик 14, группа вентилей 13 и сумматор 12 образуют квадратор, код чисел в сумматоре 12 которого равен дополнительному коду квадрата числа:химцульсфая которые поступают на вдод счетчика 14. Для этого импульс с выхода делителя частоты 15 сначала записывается в счетчик 14 и сумматор 12, а потом поступает на вентили 13. С приходом первой выборки числа Х в сумматоре 12 зафиксирует 1(Х 1) 2ся код яясде 2 --где 11 -роз.Ирядность сумматора. Импульсы с выхода клапана...
Трансформаторный преобразователь перемещений
Номер патента: 1357693
Опубликовано: 07.12.1987
Автор: Никонов
МПК: G01B 7/00
Метки: перемещений, трансформаторный
...лителя 15. В результате крутизна преобразования координаты х якоря 28 в выходной сигнал усилителя 15 поддерживается постоянной при нерабочих смещениях якоря 28 вдоль оси г.25Прохождение центра якоря 28 через исходное положения, определяемые совокупностью точек плоскости 0 (х = 0), изменяет знак разностей (С - 6), (621 - (зи), соответственно при этом меняется на 180 фаза выходных напряжений первой и второй пар измерительных обмоток 3, 4 и 9, 10. В исходных положениях якоря 28 611 =б, б= бввиду симметричности расположения якоря. 28 для х = 0 относительно стержней как первого 29, так и второго 33 сердечников.Схема 18 сравнения реагирует на различие индуктивностей первой 3 и второй 4 измерительных обмоток (указанные индуктивности...
Устройство для управления дистанционным манипулятором
Номер патента: 1650428
Опубликовано: 23.05.1991
Авторы: Березкин, Гудков, Левшин, Суслов
МПК: B25J 13/00
Метки: дистанционным, манипулятором
...механической связи и жесткости механической характеристики гидропривода 7 и более чем на один, два порядка превышает значение, определяемое выражением (1),В предельном случае, ко-да эти жесткости абсолютны, то даже при сколь малой скорости сближения звена исполнительного органа с обьектом типа "упор" моментная реакция при их соударении изменяется скачком.В режиме работы устройства со свободными объектами, когда выполняется условиеОМгп, (дмгп от бс оператор 15 воздействует на упругий элемент 2, угол закрутки которого замеряется датчиком 3 момента, и вырабатывается сигнал, пропорциональный силовому воздействию оператора 15, Зтот сигнал поступает на первый вход первого сумматора 4, На втором входе первого сумматора 4 сигнал отсутствует,...
Устройство для контроля блоков постоянной памяти
Номер патента: 886059
Опубликовано: 30.11.1981
Авторы: Бабаев, Бакакин, Ермаков, Исаев
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...сигналов, с ЗОвыходом накопители 4 и седьмым входомблока 3 управления. Выход распределителя 8 сигналов подключен ко второмувхоцу схемы 9 сравнения. Одни из входов генераторов токовых импульсов 3% группы 5 соединены со вторым выходомпервого блока 6 местного управлении,цругие входы - со вторым выхоцом формирователя 2 адресных сигналов, а выхоцыс одними из вхоцов индуктивных цатчиков 40 группы 10, другие входы которой под-ключены к выходу второго блока 11 местного управления, Первый и второй входывторого блока 11 местного управлениисоединены соответственно с третьим вы ходом формирователя 2 адресных сигналов и с восьмым выходом блока 3 управления. Выходы индуктивных датчиковгруппы 10 подключены ко входам формирователя 12...
Устройство для контроля блоков коррекции ошибок в памяти
Номер патента: 951407
Опубликовано: 15.08.1982
МПК: G11C 29/00
Метки: блоков, коррекции, ошибок, памяти
...второй вход третьей схемысравнения подключен к выходу второй схемы сравнения, первый и второйвход которой подключены соответственно к выходу первого шифратора ико второму выходу дешифратораСхема устройства представленана чертеже.Устройство содержит информационный регистр 1 и регистр контрольныхразрядов 2, коммутатор 3, шифраторы11 и 5 схемы сравнения 6, 7 и 8,дешифратор 9, блок управления 10и накопитель 11.Уст рой ст во работа ет следующим образом,В режиме записи блок управления10 разрешает прохождение церез коммутатор 3 на входы шифратора чинформационных сигналов, хранимых в информационном регистре ), одновременно эти информационные сигналы подаются на входы накопителя 11(на выход устройства). Шифратор формирует контрольные...
Предыдущий патент: Телеметрическая система торгового автомата
Следующий патент: Цифровой коррелятор
Случайный патент: Ручной привод тормоза