Автокорреляционный приемник сигналов с двухкратной фазоразностной модуляцией

(я)з Н 04 1. 27/22 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ"2щий блок (2), 1 фазовращатель (3), 2 перемйожителя (4, 5) функций, 3 интегратора (6, 7, 17), 1 дифференциальный усилитель (8) А.В.Товар- - накопителя (9, 10), 4 ключа (11, 12, 22, 23),элемент И (13), 2 компаратора (14, 15), 1 Р перемножитель (16), 1 блок вычитания (18),1 блок выделения модуля (19), 1 пороговыйПРИЕМ- блок (20), 1 ждущий мультивибратор (21), 2 Й ФАЗО- блока задержки (24, 25), 1 блок выбора максимума (26). Обеспечена возможность конт- . Цель: по-роля за флюктуациями несущей частоты, что Сущность, позволяет устранить ошибочную корректиит 1 рег)г ровку фазового сдвига между колебаниями поминаю- . соседних посылок сигнала, 1 ил, ЕВИН(56) Авторское свидетельство СССМ 1197135, кл. Н 04 1. 27/22, 1984(57) Использование: электросвязьвцшение достоверности приема.изобретения; устройство содержлируемый фазовращатель (1), 1 заИзобретение относится к электросвязии может использоваться в системах передачи данных.Цель изобретения - повышение достоверности приема.Иа чертеже изображена структурнаяэлектрическая схема предложенного автокорреляционного приемника.Автокорреляционный:приемник содержит регулируемый. Фазовращатель 1, запоминающий блок 2, фаэовращатель 3;первый, второй перемножители 4, 5 функций; первый, второй инверторы 6, 7, дифференциальный усилитель 8, первый, второйнакопители 9, 10, первый, второй ключи 11,12, элемент И 13, первый, второй компараторы 14, 15, перемножитель 16, третий интегратор 17, блок 18 вычитания, блок 19выделения модуля, пороговый блок 20, ждущий мультивибратор 21, третий, четвертыйключи 22, 23; первый, второй блоки 24, 25задержки, блок 26 выбора максимума.Автокорреляционный приемник работает следующим образом.Сигнал с входэ приемника поступаетнепосредственно на йеремножитель 4 функций и через фазовращатель 3, обеспечивающий сдвиг фаз на й 2, наперемножитель5 функций. На вторые входы первмножителей 4, 5 входной сигнал поступает черезрегулируемый фазовращатель 1 и запоминающий блок 2, хранящий информацию опредыдущей посылке, Регулируемый Фазовращатель 1, обеспечивает постояннуа величину сдвига фазы сигнала на. выходазапоминающего блока 2 по отношению квходному сигналу нал 4. После перемножения и интегрирования на выходах интеграторов 6, 7 формируются передаваемые вканал двоичные сигналы01= ЕсС 11= Ессоз(ЬЪ - Ьф 1-1 +4 ), (1)Ж02 = Е С 12 = Ес соз ( Ьф - Ьф 1-1 4 ) Р)йВ случае возникновения сдвига фазмежду поступающими на перемножители 4,5 напряжениями значения С изменяется,что приводит к изменению 01 и 02.Компенсация этого изменения производится следующим образом,Выходы интеграторов 6, 7 подключаютк входам соответствующих компараторов14, 15 и входам ключей 11, 12 через элементы 24, 25 задержки и ключи 22, 23. Ключи 22,23 открываются под действием управляющего сигнала, вырабатываемого элементомИ 13, на входы которого поступают сигналылогической единицы только тогда, когда напряжение нэ входах компараторов 14, 15ииеет положительный знак, т.е. произошел сдвиг фаз между колебаниями соседник по-,сылок.Выходы ключей 11 и 12 соединены свыходами сигнала с выходов накопителей 95 и 10, которыеусредняютвеличинусигнада свыходов интеграторов. Выходы накопителей 9 и 10 подключены к входам дифференциального усилителя 8, на выходе которогоформируется сигнал ошибки, управляющий10 работой регулируемого фазовращателя 1,компенсирующего сдвиг фаз, возникающиймежду поступающими на перемножители 4,.5 функциями напряжений, представляющими собой колебания соседних посылок.15 Для того чтобы ошибочно не проводить .корректировку паразитного фазового сдвига между колебаниями соседних посылок .сигнала, что может иметь место при кратко-временйцх флюктуациях частоты несущего20 колебания, введена цепь косвенной оценкивеличины этих Флюктуаций,Чтобы оценить зти флюктуации, производится сравнение энергий канальйого сиг-:нала и сигнала с одного из выходов25 приемника, при этом первый из этих сигналов поступает на вход блока 18 вцчитания свыхода интегратора 17, а второй - с выхода.блока 26 вцборзмаксииума. С выхода блока18 вычитания разносный сигнал через блок30 19 выделения модуля поступает на вход порогового блока 20, где производится егосравнение с заранее установленным порогом. Если рззностнцй сигнал превышаетуровень порога, то на выходе порогового35 блока 20 формируется сигнал, мпускающийждущий мультивибратор 21, сигналы с выхода которого подаются нз запрещающие входы третьего и четвертого ключей 22 и 23.Таким образом, происходит запрет прохож 40 дения сигналов с выходов интеграторов 6 и7 на входц компараторов 14, 15 и ключей 11и 12, что приводит к запрету выдачи управляющего сигнала с выхода дифференциального усилителя 8 на вращающий вход45 регулируемого фазовращателя 1.Формула изобретенияАвтокорреляционный приемник сигналовс двухкратной фазоразностной модуляцией;:содержащий регулируемый фззовращатель,50 вход которого соединен с первым входомпервого перемножителя функций и фазовращателя и является входом автокорреляционного приемника, выход фазоврзщателясоединен с первым входом второго пере 55 множителя функций, выход регулируемогофазовращателя соединен с входом запоминающего блока, выход которого подключенк вторым входам первого и второго перемножителей функций, выходы которых соединены к входам соответственно первого и1 В 17252 Составитель Л,Лазарева . / -;, Техред М.Моргентал Корректор М.ТкачРедактор Г.Бельская Заказ 1731 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 5 6второго интеграторов, выходы которых яв- . бора максимума, первый и второй блоки заляются соответственно первым и вторым держки, третий и четвертый ключи, выход выходами автокорреляционного приемни- первого интегратора подключен к первому ка, управляющий вход регулируемого фа- входу блока выбора максимума и через перзовращателя подключен к выходу 5 вый блок задержки-к первому входу треть- дифференциального усилителя, первый и его ключа, выход второго интегратора. второй входыкоторогосоединенысвыхода- подключен к второму входу блока выбора ми соответственно первого и второго нако- максимума и через второй блок задержки - пителей, входы которых соединены с к первому входу четвертого ключа, первый и выходами соответственно первого и второ второй входы перемножителя являются вхого ключей, первые входы которых подключе-- дом автокорреляционного приемника, втоны к выходу элемента И, первый и второй " рой вход блока вычитания соединен с входы которого подключены к выходам со- выходом блока выбора максимума, выход ответственно первого и второго компарато-ждущего мультивибратора подключен к вто. ров, о т л и ч а ю щ и й с я тем, что, с целью 18 рым входам третьего и четвертого ключей, повышения достоверности приема, авлиде выход третьего ключа соединен с входом ны последовательно соединенные перемно- первого компаратора и вторым входом пержитель, третий интегратор, блок вычитания, вого ключа, выход четвертого ключа соеди-блок выделения модуля, пороговый блок и нен с входом второго компаратора и вторымждущий мультивибратор, а также блок вы входом второго ключа.