Обратимый п-разрядный сумматор

(22) Заявлено 060779, (21) 2792635/18-24 с присоединением заявки Йо Государствеяиый омитет СССР яо дедам изобретений н открытий(088,8) Датаопубликованияописания 230481 дена Трудового Красного Знайеещ,"нженеров гражданской авиацииЪ невскийинститут Заявител 54) ОБРАТИМЫЙ П-РАЗРЯДНЫИ СУММАТОР Обратимый разрядный сумматор относится к вычислительной технике и может использоваться в устройствах, .предназначенных для автоматизации экспериментов, в частности в таких случаях, когда объект исследования описывается некоторой системой урав некий и определяются внешние воздей ствия, которым подвергается объект исследования.Известно устройство для суммирования обратимый сумматор ), используемое.для нахождения суммы двух сл гаемых, а также для нахождения одно го из слагаемых, когда известна сум ма и второе слагаемое. Оно состоит трех одноразрядных сумматоров собра йых на операционных усилителях, каа дый из которых отрабатывает результат на соответствующую пару полюсов 1. Недостатком устройства является сложность функционирования из-за необходимости представления информации в парафазном поле и ограниченные функ 2 циональные возможности.Наиболее близким к предлагаемоМУ по технической сущности является устройство для суммирования, содержащее комбинационный л-разрядный сумматор и для обеспечения обратимости - элементы НЕ, 2" сумматоров по модулю 2,т.е. по два сумматора в каждом разряде, первые входы которых подключенык первой входной шине слагаемых н квыходу второго инвертора своего разряда. Инверсные выходы полусумматоровкаждой пары подключены соответственно к третьей и четвертой входным шинам слагаемых и через соответствующиеинверторы соединены соответственно .с пятой и шестой входными шинами а- слагаемых, со вторыми входами своихполусумматоров и соответствующими1 входами комбинационйого и-раэрядноиз гд сумматора, выходы которого соедин- иены поразрядно с третьими входамиполусумматоров и со входами второгоэлемента НЕ 21.20 Недостатком устройства являетсянизкая устойчивость работы, обусловленная в первую очередь циклическимпереносом из старшего разряда в младший, а также наличием замкнутых контуров в каждом разряде, организованных из последовательно соединенныхинверторов, необратимого сумматораи сумматора по модулю. Кроме того, кнедостаткам устройства относятсяЗО сложность функционирования из-зайеобходимости задания информации в истинных значениях и ее отрицаниях, а также представления положительных чисел в прямом коде, а.отрицательных - в обратном.Цель изобретения - увеличение устойчивости работы, устранение цикли 5 ческого переноса, обеспечение пред-ставления чисел в натуральном виде (положительных и отрицательных - в прямом коде) и функционирование обратимого и-разрядного сумматора в одно- о фазном коде.Пбставлеиная цель достигается тем, что обратимый п-разрядный сумматор, содержащий ь"разрядный сумматор и 2" сумматоров по модулю два, выполне но таким образом, что в 1-й разряд обратимого ь-разрядного сумматора (3=1,2, ,и) введены два сумматора по модулю два, три элемента задержки и два элемента. И, выходы которых сое О динены с первыми входами первого и второго сумматоров по модулю два последупщего (+1)-го разряда (+1 ап), вторые входы первого и второго сумматоров по модулю два подключены к выходам соответственно первого и второ 5 го элементов задержки, причем входные шины первого и второго слагаемых подключены ко вторым входам соответственно первого и второго сумматоров по модулю два и к первым и вторым входам о сумматора, входы первого и второго элементор задержки подключены соответственно к выходам третьего и четвертого сумматоров по модулю два и к первым входам первого и второго элемен- .З 5 тов И, вторые входы которых подключены к выходам соответственно первого и второго сумматоров по модулю два и первым входаМ третьего и четвертого сумматоров по модулю два, вторые вхо О ды которых соединены с выходной шиной .суммы обратимого и-разрядного сумматора и с выходом третьего элемента задержки, вход которого соединен с третьим входом суммы -го суммато ра, выход переноса которого соединен е третьим входом (1+1)-го сумматора( +14 п) .На чертеже представлена схема обратимого сумматора для случая, когда инФормация представлена идвоичными разрядами.ОбратиМый и-разрядный сумматор содержит и необратимых одноразрядных сумматоров 1, 4 и сумматоров 2 по мо" дулю два, Зь элементов задержки 3и 2 п элементов И 4. Выход суммы одноразрядного сумматора 1 каждого разряда соединен через третий элемент 3 задержки с полюсом. суммы и первыми входами вторых сумматоров 2 по мо дули два, вторые входы которых соединены с выходами соответствующих первых сумматоров 2 по модулю два и первыми входами соответствующих элементов И 4,вторые входы которых подсоединены к выхс;ам вторых сумматоров 2 по модулю два и через первый или второй элемент задержки - к полюсам слагаемых одноразрядных сумматоров 1 и первым входам соответствующих первых сумматоров 2 по модулю два. Выходы элементов И 4 каждого разряда соединены со вторыми входами соответствующих первых сумматоров по модулю два последующего разряда.Выход переноса каждого одноразрядного сумматора 1 подключен к третьему входу последующего разряда одноразрядного сумматора 1.Работу обратимого и-разрядного сумматора поясним на примере опредеч, ч ч ления суммы 5=а+Ь первой а=5-Ь и второй Ь=ь-а разрядностей чисел 5, а, Ь, представленных в разрядной формелч Я: ьО-п с1 е 111 При этом в обратимом п-разрядном сумматоре сумма реализуется на необратимых одноразрядных сумматорах 1, а эффект обратимости организуется с помощью применения в каждом разряде четырех сумматоров 2 по модулю два, двух элементов И 4 и трех элементов. задержки 3, При подаче слагаемых векторов а и Ь на соответствующие полюсы слагаемых обратимого сумматора и после окончания переходного процесса на выходах сумм одноразрядных сумматор ров 1 образуется значение вектора 5, значение каждого -го 5 разряда которого подается через элемент 3 задержки на,первые входы вторых сумматоров 2 по модулю два, на выходах которых образуются значения соответ- ствующих разрядов а", ь векторов а и Ь При подаче вычитаемого 5 на полюсы, куда подается сумма, и вычитатечля .а на полюсы, куда подается слагаемое, после окончания переходного процесса на выходах соответствующих вторых сумматоров 2 по модулю два обратимого сумматора образуется величина ь, значение -х разрядов Р которой через элемент 3 задержки подается на входы одноразрядных сумматоров 1 и первые входы соответствующих сумматоров 2 по модулю два. На выходах сумм одноразрядных сумматоров 1 и выходах вторых сумматоров 2 по модулю два образуются соответчственно 5 и а, Приподаче вычитаемого 5 и вычитателя Ь на полюсы сумм и слагаемого обратимого сумматора после окончания переходного процес" са в последнем на выходах соответству:ощих вторых сумматоров 2 по модулю два образуется значение вектора а, значения -х разрядов а" которого через элемент 3 задержки подаются на входы одноразрядных сумматоров 1 и первые входы соответствующих первых сумматоров 2 по модулю два.40 Кроме того, в устройстве, вследствие замены в каждом разряде шести элементов НЕ тремя пассивными элемен 45 тами задержки, которые могут быть выполнены на катушках индуктивности, увеличивается:надежность его работы. На выходах сумм одноразрядных сум"маторов 1 и выходах соответствующихвторых сумматоров по модулю два образуются соответственно 1 и ь.Эффект обратимости в обратимомсумматоре достигается путем моделирования в каждом разряде устройства 5системы логических уравненийз Ь Ъ ЮРр":о"з 1 ч Ъ р 1 О Р101 З 1.51 5 с;":ОфФа 1-81 Е 5" 5" -Ъ ЕР1 М2 15где О+ - знак, обозначающий опе"рацию сложения по модулю два",1Р, , Р - з наче ни е переноса в 1-йразряд,:20:1,2и.Использование элементов задержки,элементов И и сумматоров по модулюдва, а также введение новых связеймежду ними,.отличает предлагаемоеустройство от известного, так как упрощается его функционирование из-затого, что информация задается не вистинных и инверсных значениях, какв известном, а только в истинных,.Всилу выражения (1) положенного в ос- ЗОнову функционирования устройства,сложение и вычитание реализуется впрямых кодах, нет необходимости обращать код отрицательных чисел (вычитателя) в обратный, увеличивается ус-, З 5тойчивость работы благодаря тому,что в предлагаемом устройстве нет циклического переноса из старшего разряда в младший, а также нет замкнутых контуров в каждом разряде из-завведения в соответствии с (1) значений переноса 0, Р 1 в -й разряд. Формула изобретения Обратимый п-.разрядный сумматорисодержащий п-разрядный сумматор и 2сумматоров по модулю два, о т л ич а ю щ и й с я тем, что, с цельюувеличения устойчивости работы, устранения циклического переноса, представ"ления чисел в натуральном виде ифункционирования в однофазном коде,в -й разряд обратимого и-разрядногосумматора (=1,2п) введены двасумйатора по модулю два, три элемента задержки и два .элемента И, выходйкоторых соединены с первыми входамипервого и второго сумматоров по моду"лю два последующего (+1)-го .разрядов (+1%и), вторые входы первого ивторого сумматоров по модулю дваподключены ,к выходам соответственнопервого и второго элементов задержки,причем входные шины первого и второгослагаемых подключены ко вторым входамсоответственно первого и второго сумматоров по модулю два и к первым ивторым входам сумматора, входы первого и второго элементов задержки под-.ключены соответственно к выходамтретьего и четвертого сумматоров помодуль два и к первым входам первогои второго элементов И, вторые входыкоторых подключены к выходам соответственно первого и второго сумматоров по модулю два и первым входамтретьего и четвертого сумматоров помодулю 2, вторые входы которых соединены с выходной шиной суммы обратимого п"разрядного сумматора и свыходом третьего элемента задержки,вход которого соединен с выходомсуммы -го сумматора, выход переноса которого соединен с третьим входом (+1)-.го сумматора (+1 и).Источники информации,принятые .во внимание при экспертизе1. Математическое моделированиеи теория электрических целей. Сборник трудов. Вып. 11. Киев, "НауКовадУмка", 1973, с. 8-122. Авторское свидетельство СССР9 514293, кл. 6 Об Р 7/50, 1976Подп тета СССР крытий наб.у дв 4/5