Д-триггер

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 5999 ЯО 3 К 3/353 ПИСАНИЕ ИЗОБРЕТЕНИЯ ВТОРСНОМУ ЕЛЬСТВУ 38 Я,Я лат тричкови СССР 1985 тельств К 3/286 носится к импульс быть использованиверсальных и цифровых вычислиГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(57) Изобретение отной технике и можетно при построении успециализированных тельных устройств. Еель изобретения -уменьшение потребляемой мощности.Д-триггер содержит элементы с третьимсостоянием 1-4, инверторы 5 и 6, шину 7 питания и общую шину 8, информационные входы 11 и 12, прямые управляющие входы 13 и 14, инверсныеуправляющие входы 15 и 16. Введениедополнительных элементов с третьимсостоянием 3, 4 и новых связей позволяет исключить возникновение цепейсквозного протекания тока в режимезаписи информации. 1 ил.Изобретение относится к импульсной технике и может быть использовано при построении универсальных испециализированных цифровых вычисли 5тельных устройств.Цель изобретения - уменьшениепотребляемой мощности,На чертеже представлена схемаД-триггера. 1 ОД-триггер содержит первый 1, второй 2, третий 3, четвертый 4 элементы с третьим состоянием, первый 5 ивторой б инверторы, истоки р- и и-канальных транзисторов которых соединены соответственно с шинами питанияУ и общей 8, выходы элементов 1, 4соединены с входом инвертора 5, образуя первый выход 9 (1) схемы, вы"ходы элементов 2, 3 соединены с входом инвертора б, образуя второй выход 10 (Я 2) 10 схемы, информационные входы 11 (Я 1) и 12 (О 2) триг"гера подключены соответственно квходам элементов 1 и 2, выходы инверторов 5 и б соединены соответственно с входами элементов 3 и 4, прямые первый 13 и второй 14 управляющие входы схемы соединены соответственно с прямым управляющим входомэлемента 1, инверсным управляющимвходом элемента 4 и прямым управляющим входом элемента 2, инверснымуправляющим входом элемента 3, а йн"версные первый 15 (С 1) и второй 1635(С 2) управляювще входы схемы соединены соответственно с инверсным управляющим входом элемента 1, прямым уп-,равляющим входом элемента 4 и инверсным управляющим входом элемента 2,,прямым управляющим входом элемента 3.На чертеже показана реализацияэлементов с третьим состоянием (1-4)в виде неинвертирующих двунаправленных ключей на ЩП-транзисторах разного типа проводимости. Возможны и другие реализации этихэлементов, например, в виде инвертирующих ключей на МДП-транзисторах,а также их произвольные сочетания всхеме. Необходимым условием при этомявляется требование образования всхеме бистабильного кольца (четноечисло инвертирующих элементов) в режиме хранения информации (С 1=С 2=0).Возможны также и другие реализациисхем 1-4, например, на биполярныхтранзисторах,Д-триггер работает следующимобразом,В режиме хранения информации науправляющих входах триггера установлены сигналы С 1=С 2=0 (С 1=С 2=1), которые закрывают прохожпение информациис входов 11 (Р 1), 12 (02) триггера(элементы 1 и 2 находятся в отключенном или "третьем" состоянии) и открывают элементы 3 и 4, разрешая прохождение информации соответственнос выхода инвертора 5 через элемент3 на вход инвертора б и с выхода инвертора 6 через элемент 4 на входинвертора 5. Таким образом замыкается бистабильное (триггерное) кольцо,образованное инверторами 5 и 6, и навыходах 9 и 10 хранится предыдущаяинформация, например соответственноЯ 1=Ц и 2=( или Ц 1=Г и Я 2=(1. Приреализации схемы триггера на КМДПструктурах статическое потреблениеэнергии в этом режиме практическиотсутствует.В режиме записи информации по одному из входов 01 (или Э 2) устанавливается С 1=1, С 2=0 (или С 2=1, С 1=0) .При этом открыты элементы 1,3 (или2,4), а элементы 2,4 (или 1,3) закрыты и бистабильное кольцо в любомслучае разрывается одним из управляющих сигналов, не препятствуя записиинформации со соответствующему входусхемы. В укаэанном режиме осуществляется зались информации 1=02,Ц 2=Й (или Я 2=02, Я 1=1)2). Энергопотребления в этом режиме такжепрактически нет, вследствие отсутствия состязаний логических уровнейсигналов,В режиме записи информации, одновременно по двум входам С 1=С 2=1=02, т.е. схема триггера "распадается" на два независимых канала и энергопотребление также отсутствует. Этотрежим может использоваться для улучшения контролепригодности цифровыхустройств, использующих такой триггер.Это объясняется возможностью "перевода" схем с памятью в обычные ком"бинационные логические схемы, проверка которых осуществляется намного легче,Формула изобретенияДтриггер, содержащий первый ивторой элементы с третьим состоянием,15999 Составитель А.Цехановский Техред М.Ходанич Корректор С,черни Редактор М.Бандура Заказ 3149 Тираж 666 . ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям:при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 выходы которых соединены с входамисоответственно первого и второгоинверторов на КМДП-транзисторах,о т л и ч а ю щ и й с я тем, что, сцелью снижения потребляемой мощности, в него введены третий и четвертыйэлементы с третьим состоянием, входыкоторых соединены с выходами соответственно первого и второго инверторов, а выходы подключены соответственно к вйходам второго и первогоэлементов с третьим состоянием, прямой и инверсный управляющие входы 70 бпервого элемента с третьим состоянием подключены соответственно к инверс-;.ному и прямому управляющим входам четвертого элемента с третьим состоянием, прямой и инверсный управляющие входы второго элемента с третьим состоянием подключены соответственно к инверсному и прямому управляющим входам третьего элемента с третьим состоянием, а истоки транзисторов р- и и-типа инверторов подключены соответственно к шине питания и к общей шине.