Кодирующее устройство

,СО 1-32, В 87. к автомаГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР КОМУ СВИДЕТЕЛЬСТВУ(54) КОДИРУЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится тике, вычислительной технике и технике связи. Его .использование в цифровых например, волоконно-оптических) системах передачи позволяет повысить быстродействие и упростить кодирующее устройство, Последнее содержит преобразователь 1 последовательйого кода в параллельный, делитель 2 частоты, мультиплексор 3, формирователь 4 адресов, триггер 5 и формирователь 6 тактовых импульсов. Положительный эффект достигается при кодировании кодом шВ 1 С за счет отказа от ПЗУ, необходимого для преобразования алфавитных кодов. 5 ил., 1 табл.3Изобрегение относится к автоматие, вычислительной технике и технике связи и может быть .использовано в цифровых системах передачи (например, волоконно-оптических).Цель изобретения - повышение быстродействия и упрощение устройства,На фиг,1 приведена функциональная схема кодирующего .устройства, на. 1 О фиг.2-4 - примеры выполнения соотетственно, делителя частоты, формироателя адресов и формирователя таковых импульсов; на фиг.5 - временые диаграммы работы. 5Кодирующее устройство содержит йреобразователь 1 последовательного кода в параллельный, делитель 2 часТоты мультиплексор 3, формирователь 4 адресов, триггер 5, формирователь 20тактовых импульсов, информационный и тактовый входы 7 и 8 и информационйый и тактовый выходы 9 и 10.Преобразователь 1 последовательноГо кода в параллельный представляет 25 собой (ш+1)-разрядный регистр (ш - разрядность входного кодового слова), Информационные входы первых ш разРядов которого объединены, а информм,ационный вход последнего разряда подключен к инверсному выходу предыдущего разряда в соответствии с алгорит мом формирования кода шВ 1 С 11,Рассмотрим пример выполнения устРойства для случая ш = 5, 35Делитель 2 частоты может представлять счетчик импульсов (фиг.2), выполненный на триггерах 11 и имеющий коэффициент пересчета 5, На фиг.2 Обозначены выходы 12 делителя 2. Фор мирователь 4 адресов может быть выпол нен фиг.З) на триггерах 13 с соответствующим тактированием, На фиг.З обозначены выходы 14 этого формирователя, 45Формирователь 6 тактовых импульсов содержит (фиг.4) первый и второй выделители 15 и 16 переднего фронта, триггер 17, интегратор 18, усилитель 19 постоянного тока, управляемый ге нератор 20 импульсов, установочный вход 21 и вход 22 обнуления. Частота повторения импульсов наш+1 выходе генератора 20 в --- раз55 вышее, чем частота повторения импульсов на входе 8 (в 1,2 раза для ш=5).Кодирующее устройство работает следующим образом. Информационные сигналы (фиг.5 а) поступают на информационный вход преобразователя 1. На тактовый вход 8 поступают тактовые импульсы с частотой Г. При этом на выходах делителя 2 формируется многофазный сигнал на частоте Е/5 со сдвигом Г , Это позволяет производить перезапись информационных сигналов в преобразователь 1 на низких частотах. Тактовые сигналы с частотой Й представлены на фиг.5 б, там же для наглядности представлены фаэовые сдвиги 01,(3 С 4 Д 5, соответствующие появлению фронта сигнала на соответствующем выходе делителя 2. На первом - пятом выходах преобразователябудут сигналы, приведенные на фиг.5 в - ж. Инверсный сигнал .на выходе пятого разряда преобразователя 1 (фиг.5 з) перепишется сигналом фазы Я на выход шестого разряда греобразователя 1 (фиг.5 и ). Тактовые сигналы с частотой 1,2 Е с выхода формирователя 6 тактовых импульсов (фиг.5 к) поступают на вход формирователя .4, выходные сигналы которого (на выходах 14,1-14.3,фиг.З) показаны на фиг.5 л - н. При этом на выходах формирователя 4 последовательно.по тактамустанавливаются коды 010, 110, 011, 111, 001, 101, 010. что соответствует последовательности натуральных чисел 2,3,6,7, 4,5,2 Эта последовательно.ть опре- деляет порядок подключения выходов преобразователя 1 к информационным входам мультиплексора 3 (см.таблицу).Номер разряда преобразователя 1 1 2 3 4 5 6Индексвхода мультиплексора 3 2 3 6 7 4 5 .,Номера входов мультиплексора 3 показаны отрезками и нумерацией на фиг.5 в - и. Сигнал на выходе мультиплексора 3 (фиг,5 о ) запоминается на один такт частоты 1,2 Е в триггере 5 и поступает на выход 9 (фиг.5 п).Для кода 5 В 1 С входы 21 и 22 формирователя 6 подключены к третьим выходам делителя 2 и формирователя 4. При этом выделители 15 и 16 формируют короткие импульсы, которые устанавливают триггер 17 соответственно в515 единичное и нулевое состояния. Выходной сигнал триггера 17 интегри" руется, усиливается (элементы 18 и 19 и подается на генератор 20 для под- стройки частоты генерируемых импульсов, т.е. в формирователе б осуществляется фазовая автоподстройка частоты 1,2 Е.Как видно из временных диаграмм, имеется достаточно большой запас по изменению фазы сигнала с частотой 1,2 К по отношению к фазе сигнала с частотой Е (более периода), что приводит как к повышению быстродействия, так и к повышению достоверности работы декодирующего устройства (на приемной стороне. системы передачи),Таким образом, вследствие исключения ПЗУ, необходимого для преобразования алфавитных кодов, обеспечивается упрощение устройства и повышение его быстродействия. Формула изобретениятКодирующее устройство, содержащее делитель частоты, первый - ш-й выходы которого (ш - разрядность входного кодового слова ) соединены с тактовыми входами соответственно первого - ш-го разрядов преобразователя последовательного кода в параллельный, информационные входы первого -876386ш-го разрядов которого объединеныи являются. информационным входомустройства, формирователь тактовыхимпульсов, выход которого подключенк входу формирователя адресов выходы которого соединены с адреснымивходами мультиплексора, и триггер,выход которого является информа ционным выходом устройства, о т л ич а ю щ е, е с я тем, что, с цельюповышения быстродействия и упрощения устройства 1,инверсный выход ш-горазряда преобразователя последователь ного кода в параллельный соединен синформационным входом его (ш+1)-горазряда, тактовый вход которого подключен к первому выходу делителя час-тоты, вход которого является тактовым 20 входом устройства, прямые выходыпервого - (ш+1)-го разрядов преобразователя последовательного кода впараллельный соединены с соответствующими информационными входами мультиплексора, выход которого соединенс информационным входом трйггера, тактовый вход которого подключен к выходу формирователя тактовых импульсов,являющемуся тактовым выходом устрой ства, установочный вход и вход обнуления формирователя тактовых импульсовподключены к соответствующим выходамсоответственно формирователя адресови делителя частоты.1587 б 38 Корректор М.Кучерявая . едактор венно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 роиз акаэ 2427НИИПИ Госуда Составитель О. Ревинсккарь Техред Л,Сердюкова Тираж 658нного комитета по изоб 3035, Москва, Ж, Ра Подписноеениям и открытиям при ГКНТ С кая наб., д. 4/5