Синтезатор частот

Изобретение относится к радиотехнике и может быть использовано вприемопередающей и измерительнойаппаратуре,Целью изобретения является уменьшение дискретности приращения фазы выходного сигнала,На чертеже представлена структурная электрическая схема синтезаторачастот.Синтезатор частот содержит накапливающий сумматор (НС) 1, первый сумматор 2 кодов, первый мультиплексор3, блок 4 инверторов, счетный триггер 5, первый переключатель 6, цифро"аналоговый преобразователь (ЦАП) 7,фильтр 8, второй сумматор 9 кодов,третий сумматор 1 О кодов, второйпереключатель 1, второй мультиплексор 12.Синтезатор частот работает следующим образом,лНС 1, имеющий емкость Ч=2 , гдеи - количество двоичных разрядов 25НС 1, формирует ступенчатую пилообразную функцию А(1), Величина приращений функции на каждом периоде импульсной последовательности 3 (е),поступающей на тактовый вход НС 1,равна числу А на его кодовом входе.Частота получаемого при этом пило 1образного сигнала равна= Г А/Ч,где Й - частота тактирующих имгпульсов) и может изменяться с дискретностью ЬЕ = Е /Ч путем установки необходимого значения числа А накодовом входе НС 1.Процесс А(С) подается на один извходов первого сумматора 2, на40другой вход которого поступает сумма1 младших разрядов (1 управляющегофазой кода (1 и числа Ч/4, полученнаяс помощью второго сумматора 9, Диапазон изменений числа (1 ц лежит в пределах от О до о/2, что соответствуетсдвигу функции А (й) на выходе первого сумматора 2 в пределах половины периода во времени и в пределахф радиан по фазе, а треугольнойфункции, формируемой далее в устройстве, - соответственно на четвертьпериода и на/2 радиан. Смещение кода у на величину Ч/455 во втором сумматоре 9 необходимо для обеспечения режима переполнения первого суйматора 2 один раэ на каждом цикле заполнения НС 1,Аналогично действует третий сумматор 10. Функция Ана его выходе сдвигается соответственно ещел на половину периода и на и радиан лтносительно функции А на одном из его входов. Для этого на другой ьход сумматора подается число Ч/2.Вторым мультиплексором 12, управляемым старшим разрядом кода (1 может быть выбран один иэ процессов А,(С) или А(С) для последующего формирования треугольной функции А (Т). Цифровой сигнал А , с выхода вто 1рого мультиплексора 12 поступает на первый вход первого мультиплексора 3, а на второй вход последнего через блок 4 инверторов приходит обратный переменный код А еПерзый мультиплексор 3 управляется импульсами Ч(С), формируемыми счетным триггером 5, Счетный триггер 5 переключается под действием импульсов переполнения первого 2 и третьего О сумматоров, которые коммутируются вторым переключателем 11 в зависимости от состояния старшего разряда числа (1 . Полярность импульсов 1(1) может изменяться с помощью первого переключателя 6, для чего входы последнего соединены с прямым и инверсным выходами счетного триггера 5, а управляющий вход - с шиной "Знак", на которую подается соответствующий логический уровень.В результате переключений счетногоЪтриггера 5 на выход первого мультиплексора 3 поочередно проходят функции Ад(С) и А(С), преобразуемые далее с помощью ЦАП 7 в аналоговые эквиваленты, представляющие собой ступенчатую функцию, среднее значение которой имеет вид треугольника с периодом Т = 2 Ч/А Г. Фильтр 8 отфильтровывает высокочастотные составляющие в спектре сигнала, который благодаря этому может быть получен гармо 1 ническим с частотой Гйт А/2 Ч, управляемой кодом А.Воэможность получения малых перемещений фазы объясняется тем, что сдвиг по времени функции А(С) в первом сумматоре 2 осуществляется только в пределах половины периода.и нет необходимости менять управляющий код (1, во всем диапазоне возможных значений (практически от О до Ч), Этим гарантируется требуемый режим переполнений первого сумматора 2Формула изобретения Составитель Ю,КовалевТехред М.Дидык Корректор Л,Патай Редактор В.Петраш Заказ 1227 Тираж 650 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,01 515664(один раз на цикле заполнения НС 1)независимо от малости исходного модулирующего числа у ,Таким образом, младшие разрядыуправляющего кода Ц изменяют фазу5сигнала на выходе синтезатора в пределах от 0 до /2старший разрядэтого кода дает изменения на ц /2,а по шине "Знак фаза может быть иэ 1менена на обратную, что равносильноприращению фазы 1 радиан,Втордй 9 и третий 10 сумматоры содержат разрядов соответственно 2 и 1.1 Соответствующие младшие разряды чисел (ц и А, передаются далее непосредственно, минуя названные сумматоры.Количество разрядов К первого сумматора 2 выбирается исходя из требуемой дискретности 6изменения фазы,а именно: К 1 оВ (У/АЧ )Разрядность ЦАП 7 должна быть несколько большей, чтобы обеспечить25 допустимую относительную погрешность 3(Щ)/Д приращений фазы, т,е, цАП 7 должен иметь не менее ш1 оя (и/й+ + 1 оВ Уф 3(ЬЯ) 1 оВ % /Р (Щ)1 разрядов. Так, например, при сравнительно простом 10-разрядном ЦАП 7 и 6-разрядном первом сумматоре 2 обеспечивается дискретность изменения фазыМ= 1 /2 й 0,05 рад й 3 с относительной погрешностью, не превышающей 35 +ЗХ. Синтезатор частот, содержащий 40 последовательно соединенные накапливающий сумматор и первый сумматор кодов, последовательно соединенные счетный триггер, первый переключатель, первый мультиплексор, цифроаналого вый преобразователь и фильтр, а также блок иннерторов, вход и выход которо 55 ьго соответственно соединен с пернью и вторым входами первого мультиплексора, иннерсный выход счетного триггера соединен с вторым входом первого переключателя, управляющий вход которого является знаковым входом синтезатора частот, при этом тактовый и кодовый входы накапливающего сумматора являются соответственно опорным входом и входом управления частотой синтезатора частот, о т л и ч а ю - щ и й с я тем, что, с целью уменьше" ния дискретности изменения фаеы выходного сигнала, введены второй сумматор кодов, второй мультиплексор и последовательно соединенные третий сумматор кодов и второй переключатель, выход и второй вход которого соответственно подключены к входу счетного триггера и к выходу переполнения первого сумматора кодов, первый вход и выход второго мультиплексора соединены соответственно с кодовым выходом третьего сумматора кодов и с первым входом первого мультиплексора, второй вход второго мультиплексора объединен с первым входом третьего сумматора кодов и подключен к выходу перного сумматора кодон, к второму входу которого подключен выход второго сумматора кодов, первый кодовый вход которого является входом кода младших разрядов управления фазой синтезатора частот, управляющий вход второго мультиплексора объединен с управляющим нходом второго переключателя и является входом старшего разряда кода управления фазой синтезатора частот, второй кодовый вход второго сумматора кодов и второй кодовый вход третьего сумматора кодон являются соответственно входом кода числа и/4 и входом кода числа ц/2, где п=2 - емкость накапливающего сумматора; и - число двоичных разрядов накапливающего сумматора