Логический анализатор

(51)5 С 06 Р 11/ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕ.УНИЯМ И (ЛНРЫТИЯПРИ П(НТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ А ВТОРСХОМУ СВИДЕТЕЛЬСТВУ о СССР1986СССР1987.(57) Изобретение относится к цифровой технике и может быть использовано в устройствах контроля и диагностики ЭВИ. Цель изобретения - повьппе ние достоверности контроля. Логический анализатор содержит элемент И 1, генератор 2 тактовых импульсов, счетчик 3, первый и второй формирователи 4 и 5 импульсов, счетчик 6, регистр 7, блок 8 памяти. Повьппение достоверности контроля достигается за счет введения в анализатор формирователей юпульсов. Анализатор позволяет повысить разрешающую способность времен ных соотношений поступления одного фронта сигналов относительно другого.2 ил.Изобретение относится к цифровой тенике и может быть использовано в устройствах контроля и диагностики ЭВИ.5Целью изобретения является повьппе- ниЕ достоверности контроля за счет повьппения разрешающей способности анализатора.На Фиг. 1 изображена Функциональ ная схема логического анализатора; на фиг, 2 - функциональная схема первого Формирователя импульсов,Логический анализатор Яиг,1) ссдержит элемент И 1, генератор 2 так товых импульсов, счетчик 3, первый 4 и второй 5 Формирователи импульсов, счетчик 6, регистр 7, блок 8 памяти, информационный вход 9, вход 10 синхронизации, вход 11 начальной установки, 2 О вход 12 задания режима работы, вход 13 строба записи, группу информационных входов 14, группу инфо",:мационныхвыходов 15.Фоимирователь 4 импульсов (Фиг.2) 25 содержит два элемента НЕ 16 и 17, два,элемента И 18 и 1 9, два Формирователя 20 и 21 одиночных импульсов, дватриггера 22 и 23 элемент Н-,НЕ 24, одновибратор 25., ЗОАнализатор работает следующим образомфИсследуемый сигнал поступает на вход 9 анализатора, Формирователь 4 Формирует сигнал разрешения по каждому Фронту поступающего информацион- З 5 ного сигнала, Сигнал разрепн ния посту пает на вход разрешения счета счетчика 6, который начинает работать в режиме счета, так как на его счетный4 О вхОд поступают синхроснгналы с генератора 2. Счетчик 6 считает синхросиг. валы до прихода тактирующего сигнала с входа 1 0 анализатора, который поступает иа вход формирователя 4, Формироьатель 4 формирует на своем выходе стробирующий сигнал, по которому осуществляется разрешение работы бло ка 8 памяти, который по вхоцу 12 задания режима работы устанавливается в режим записи.По переднему Фронту стробирующего сигнала с выхода Формирователя 4 осуществляется запиеь в регистр 7 числа тактов, подсчитанных с момента прихода Фронта исследуемого сигнала, После того, как запись произведена Формирователь 5 Формирует импульс сброса счетчика 6 в исходное. состояние. По заднему фронту стробирующего сигнала значение счетчика 3 увеличивается на единицу, Таким образом, в блоке 8 памяти фиксируются коды, характеризующие положение фронтов исследуемого снгнапа с дискретностью генератора 2 относительно опорной частоты тактовых импульсов, поступающих с входа 10.При анализе накопленной информации на вход 12 задания режима работы поступает сигнал логического нуля, который разрешает работу блока 8 памяти, устанавливает его режим чтения. Кроме того, счетчик 3 устанавливается в режим параллельной записи информации. Адресная информация для блока 8 памяти поступает с входов 14 на информационные входы счетчика н сопровождается стробом записи с входа 13 анализатора. С выходов 1 5 осуществляется чтение информации, записанной в блок 8 памяти. Анализатор приводится в исходное состояние по сигналу начальной установки, поступающему с входа 11 .Ф о р и у и а изобретенияЛогический анализатор, содержащий блок памяти, первый и второй счет. чики, регистр, элемент И, генератор тактовых импульсов, причем выход генератора тактовых импульсов соединен со счетным входом первого счетчика, группа информационных входов анализатора соединена с группой разрядных входов второго счетчика, вход режима работы второго счетчика соединен с входом задания режима работы анализатора, группа инФормационных выходо которого соединена с группой выходов блока памяти, группа адресных входов которого соединена с груплой разрядных выходов второго счетчика, о тл и ч а ю щ и й с я тем, что, с целью повьппения достоверности контроля за счет повышения разрешающей способности анализатора, в него введены первый и второй формирователи импульсов, причем вход начальной установки устройства соединен с входами начальной установки первого Формирователя импульсов н регистра, вход синхронизации анализатора соединен свходом синхронизации первого Формирователя импульсов, вход запуска которого сое-, динен с информационным входом анализатора, вход строба записи которогоСоставитель И. ИваныкинРедактор И, Булла ТехредЛ.Сердюкова Корректор С.Черн Заказ М О Тираж 566 Подписноетвенного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Иосква, Ж, Раушская наб., д. 4/5 НИИПИ Госу ательский комбинат "Патент", г.ужгород, ул. Ина, 101 роизв венно 5156291 соединен с входом записи второго счетчика, счетный вход которого соединен с входом записи регистра, первым.входом элемента И, входом синхронизации второго Формирователя импульсов и с5 первым выходом первого Формирователя импульсов, второй выход которого соединен с входом разрешения счета первого счетчика, вход обнуления которого соединен с выходом второго Формирователя импульсов, установочный 8 6вход которого, соединен с входом задания режима работы анализатора, с входом режима записи-чтения блока памяти и вторым входом элемента И, группа информационных входов блока памятисоединена с группой выходов регистра,группа информационных входов которогосоединена с группой разрядных выходов первого счетчика, выход элементаИ соединен с входом разрешения работы блока памяти,