Устройство декодирования циклических кодов

ИЗОБРЕТЕНИИДЕТЕЛЬСТВУ ПИСАН К АВТОРСКОМ ческий е СССР981 1рис. ф ГОСУДАРСТВЕННЫЙ КОМИТЕТГю изоБРетениям и ОтнРытиямПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ ЦИКЛИЧЕСКИХ КОДОВ(57) Изобретение относится к технике связи и может быть применено в системах передачи дискретной информации при построении дискретного канала. Целью изобретения является расширение функ циональных возможностей за счет деМкодирования кодов переменной длины и различной корректирующей способности. Устройство содержит управляющие входы 1, кодер 2 полинома, перестраиИзобретение относится к технике 10связи и может быть применено в системах передачи дискретной информациипри построении дискретного канала,Цель, изобретения состоит в расширении функциональных возможностей 15за счет декодирования кодов переменной длины и различной корректирующей способности,На Фиг. 1 приведена схема устройства декодирования циклического кода; на фиг, 2 - функциональная схема кодера полинома; на фиг. 3 - функциональная схема перестраиваемогосчетчика; на фиг, 4 - функциональнаясхема вычислителя синдрома; на25фиг. 5 - функциональная схема перестраиваемого регистра памяти.Устройство декодирования циклического кода содержит управляющие входы 1, кодер 2 полинома, перестраиваемый счетчик 3, коммутатор 4, информационный вход 5, вычислитель 6синдрома, перестраиваемый уМгистр7 памяти, генератор 8 тактовых импульсов, элемент ИЛИ-НЕ 9, элемент И 10 35и выходы 11,Кодер 2 полинома содержит (фиг,2)первый-пятый элементь ИЛИ 12 -12 а.Функциональная схема перестраиваемого счетчика 3 фиг.3) содержит эле" 40мент ИЛИ 13, элемент 14 задержки,.элементы И 15 -15, элемент ИЛИ 16,счетчик 17 импульсов, формирователь18 сигнала заднего фронта импульса;функциональная схема вычислителя 456 синдрома содержит группу 19 - 19."элементов И, группу 20 - 20 сумматоров по модулю два, группу 21, -21 утрйггеров.функциональная схема перестраивае" 50Мого регистра 7 памяти содержитгруппу триггеров 22 - 22, группуэлементов ИЛИ 23 -23 э, группу элементов И 24 - 24.Устройство работает следующим образом.ф Вначале рассмотрим обобщенный алгоритм. На входе 1; ( = 1,Р) группыуправляющих входов подается сигнал управления, несущий информацию о номере корректирующего кода, применяе". мого в данный момент для передачи информации. Кодер 2 полинома в зависимости от управляющего наступившего сигнала вьдает на управляющие входы вычислителя 6 синдрома сигналы, кото. рые несут информацию аб образующем полиноме, Кроме того, сигнал управления от входа 1; поступает на -вход коммутатора 4, в котором осуществляется коммутация цепи информационного входа 5 на -й выход коммутатора 4. Таким образом, информация сообщения передается от информационного входа 5 через коммутатор 4 на -е информационные входы вычислителя 6 синдрома и перестраиваемого регистра 7 памяти. Кроме того, сигнал управления от входа 1; поступает на -й управляющий вход перестраиваемого счетчика 3, который по переднему фронту этого сигнала обнуляется, а затем отсчитывает такты, задаваемые генератором 8 тактовых импульсов, который вьдает импульсы со скважностью, равной двум.Под воздействием импульсов генератора 8, подаваемых на тактовые входы вычислителя 6 синдрома и перестраиваемого регистра 7 памяти, происходит процесс декодирования информации в вычислителе 6 синдрома и одновременная ее запись в перестраиваемый реристр 7 памяти. На и-м такте (где и-длина кода) перестраиваемый счетчик 3 с второго выхода по заднему фронту выдает сигнал опроса, который поступает на второй вход элемента И 10, на первый вход которого поступает логическая "1" с выхода элемента ИЛИ-НЕ 9, если синдром (остаток от деления) равен нулю, или логичесИ 1кий О, если синдром не равен нулю. Если информация не содержит ошибок, на выходе элемента И 1 О присутст-,11 Ивует 1, которая поступает на второй вход перестраиваемого регистра 7 памяти и разрешает вьдачу информации на выходы 11 - 11 устройства . Ес 149600925 а а ао О О 1 ДО 1 1 1 0 1 1 0 0 1 Я Я ф Яь Я 4 Я 5 Яь Я 1Х, 1 1 0 0 1 1 1Х, О 1 П О 0Х,ОООО 1 О0 О О О 0 1 1 Поскольку третий и четвертыйстолбцы матрицы нулевые, то их можноисключить. Произведем для построениякодера 2 полинома минимизациюаа я 5 аь ат а аХ 1 1 1 1 1 0 0О 1 ОХО 0 1 0 1 0 1Х 40 О О 1 1 0 0 50 где а; - сигналы на выходах кодера 2 полинома, которые могут менять свои значения в зависимости от сигналов Х . Тогда а 1 = х; а= х+1 +х, а = а = 0; аэ-= х + х, аь = ли же в коде обнаруживается ошибка,на второй вход перестраиваемого регистра 7 памяти поступает "0" и информация не выдается получателю,На и-м такте генератора 8 по заднему фронту сигнала с небольной задержкой во времени с первого выходаперестраиваемого счетчика 3 подаетсяимпульс на вход вычислителя 6 синдрома и первый вход регистра 7 памяти,в который элементы памяти устанавливаются в исходное состояние. Устройство вновь готово к декодированиюочередной кодовой комбинации. 15В качестве примера подтвержденияработоспособности устройства рассмотрим реализацию блоков 2, 3, 6 и 7и функционирование устройства припередаче информации четырьмя кодами 20с образующими полиномами К,(х)=+ х + 1; 8(х) х +х + 1;Представим образующие полиномыв нормализованной форме, при этомстарший член полиномя имеет степень-9, а (9-1) младших членов равны нулю: 8(х)х =х +х + Р; 8(х) хэ чФх" +х+хф +х; 8 (х)х = 1+ 30+ х + х + х + хд . На основаниизначений коэффициентов полиномов внормализованной форме составим матрицу для синтеза кодера 2 полинома,в которой строки соответствуют входам, а столбцы - выходам кодера 2полинома Х 1 +, Х+ Х 4 ЯД = Хд Я = Х + + ху ао= 1 у я,ь = х + х 3 + х,Следовательно, в кодере 2 полинома (фиг.2) логика соединений соответ-. ствует логическим функциям а, а,5 ь ч Оф 9Соответственно длины кодов п 115, п = 14, п = 11, п 4 = 10, поэтому в перестраиваемом регистре 7 памяти информация подается на вход триггера 22, на вход записи триггера 22, на вход записи регистра 225 и на вход записи триггера 206. В перестраиваемом счетчике 3 соответственно при сигнале на входе 1 должен выделяться на 15-м такте импульс с выхода формирователя 18 сигнала, а на первом выходе формируется импульс с задержкой во времени, т,е. элемент И. 15 сработает при наборе 1111 в счетчике. 17. При сигнале на входе 1 в счетчике 3 на втором выходе должен выделяться импульс на 14-м такте формирователем 18 сигнала, а на первом выходе появится тот же импульс с задержкой во времени, т.е. элемент 15 И сработает при наборе 1110. При сигнале ня входе 1 появится импульс на втором выходе на 11-и такте, т.е, элемент 15 И сработает при наборе 1011 в счетчике 17. При сигнале на входе 1 на втором выходе импульс появится на 10-м такте, т.е. элемент И 15 сработает при наборе 1010 в счетчике 17.В соответствии с видом полиномов 8(х) - 84(х) реализованы связи и в вычислителе 6 синдрома.Пусть на входы 1, - 14 подан управляющий сигнал 0001, т.е. имеется потенциал на входе 14, что говорит о том, что для передачи используется, код с образующим полиномом 84(х). На соответствующих выходах и кодере 2 полинома будут потенциалы, откроет" ся элемент И 24 (фиг,4) будет подготовлен элемент И 15 счетчика 3, Через коммутатор 4 кодовая последовательность от входа 5 поступит на вход регистра 7 и на вход вычислителя 6 синдрома. Пусть на вход 5 поступает кодовая комбинация вида 1111111101. За п=10 тактов генерато ра 8 эта комбинация будет записана в триггеры 22 б - 22,5 регистра 7, а в вычислителе 6 синдрома будет осуществлено деление ня полином 84(х). На 10-м такте на выходе счетчика 3появится импульс опроса, так как навыходах вычислителя 6 синдрома будутнули, то элемент И 10 будет открыт.Следовательно, на вход регистра 75памяти поступит сигнал и инФормация,будет выдана получателю. Затем сзадержкой на время, необходимое для.считывания инФормации, с выходасчетчика 3 будет подан сигнал, кото 10рый сбросит в "0" триггеры 21 блока6 и триггеры 22 блока 7,Пусть на инФормационный вход 5,поступила комбинация кода с ошибкой:1111110101. В вычислителе 6 синдрома эта комбинация будет разделенана полином ял(х). На выходе элемента ИЛИ-НЕ 9 будет логический "0"и элементы И регистра 7 памяти будутзаперты, ИнФормация с выходов 11 20получателю выдана не будет.Формула изобретеняяОУстройство декодирования циклических кодов, содержащее вычислитель синдрома и перестраиваемый регистр памяти, о т л и.ч а ю щ е е с ятем,что, с целью расширения Функциональных возможностей за счет декодирования кодов переменной длины и различной корректирующей способности, в него введены генератор тактовых импульсов, элемент ИЛИ-НЕ, элемент И, коммутатор, перестраиваемый счетчик и кодер полинома, входы которого обьединены соответственно с управляющими входами коммутатора и перестраиваемого счетчика и являются управляющими входами устройства, выходы кодера полинома подключены к первым управляющим входам вычислителя синдрома, выходы которого подключены к входам элемента ИЛИ-НЕ, вьг ход которого соединен с первым вждом элемента И, выход генератора тактовых импульсов подключен к тактовым входам вычислителя синдрома, перестраиваемого регистра памяти и перестраиваемого счетчика, первый выход которого подключен к второмуовходу элемента И, выход которого соединен с первым управляющим входомд перестраиваемого регистра памяти, второй выход перестраиваемого счетчика подключен к вторым управляющим входам вычислителя синдрома и перестраиваемого регистра памяти, выходы коммутатора подключены к инФормационным входам вычислителя синдрома и перестраиваемого регистра памяти, выходы которого являются выходами устройства, инФормационный вход коммутатора является инФормационным входом устройства.1496009Фиа 5 Составитель О,ТюринТехред И,Лидык Редактор Л,Шорректор С.Шекмар Заказ 4287,57 Тираж 884 11 одписноа ВНИИПИ Государственного комитета по изобретениям и открытиям йрн ГКНТ СССР113035, Москва, Ж, Раущская иаб., д. 4/5 Производственно-издательский комбинат патент", г. Ужгород, ул. Гагарина, 1